การเปลียนแปลงครั้งใหญ่สำหรับ Intel CPU Gen 12 ที่มี Code Name ว่า Alder Lake

[ultraline]

-Intel Core i9 K-Series (8 Golden + 8 Grace) = 16 Cores / 24 Threads

-Intel Core i7 K-Series (8 Golden + 4 Grace) = 12 Cores / 20 Threads

-Intel Core i5 K-Series (6 Golden + 4 Grace) = 10 Cores / 16 Threads

-Intel Core i9 A-Series (8 Golden + 8 Grace) = 16 Cores / 24 Threads

-Intel Core i7 A-Series (8 Golden + 4 Grace) = 12 Cores / 20 Threads

-Intel Core i5 A-Series (6 Golden + 0 Grace) = 6 Cores / 12 Threads

-Intel Core i3 A-Series (4 Golden + 0 Grace) = 4 Cores / 8 Threads

[ultraline]

Intel Alder Lake-P Series SKUs (โน้ตบุ๊กประสิทธิภาพสูง)


ซีรีส์ Intel Alder Lake P มี U15, U28 และ H45 U15, U28, H45 & H65 มีอัตรากำลัง 15W (12/20W), 28W (20W), 45W (35W) และ 65W (45W) ตามลำดับ ซีรีส์ U15 จะมาพร้อมกับคอร์ขนาดใหญ่สูงสุด 2 คอร์และคอร์ขนาดเล็กสูงสุด 8 คอร์ ซี

รีส์ U28 จะมาพร้อมกับคอร์ ขนาดใหญ่สูงสุด 6 คอร์และคอร์ขนาดเล็กสูงสุด 8 คอร์

ซีรีส์ H45 จะมาพร้อมกับคอร์ขนาดใหญ่สูงสุด 6 คอร์และคอร์ขนาดเล็กสูงสุด 8 คอร์ รวมทั้งสามหน่วยประมวลผลกราฟิก96 ยูนิต สำหรับซีรีส์ U ดูเหมือนว่าจะถูกนำไปใช้ในตลาดแล็ปท็อปกระแสหลักและตลาดที่เน้นประสิทธิภาพทที่มีโปรเซสเซอร์

Tiger Lake อยู่แล้วโดยซีรีส์ H ดูเหมือนจะมาแทนที่ Tiger Lake-H35 โดยตรง ที่อยู่ในกลุ่มแล็ปท็อปเล่นเกมแบบพกพา สุดท้าย เรามีส่วนของชิปเรือธง 'HX' ซึ่งวางแผนไว้ว่าจะมอบประสิทธิภาพความคล่องตัวระดับสูงให้กับกลุ่มผู้ที่ชื่นชอบโน้ตบุ๊ก ชิป

เหล่านี้จะนำส่วนของ PCH และ CPU มาบรรจุอยู่ในแพ็คเกจ BGA เดียวกัน และจะแข่งขันกับกลุ่มผลิตภัณฑ์ 'HX' ของ AMD ซึ่งออกสู่ตลาดตั้งแต่ต้นปีนี้

[ultraline]

Intel Alder Lake-M Series SKUs (แลปท็อปที่ใช้พลังงานต่ำ)


ซีรีส์ intel Alder Lake M มีซีรีส์ M5 และ U9 ที่มีระดับพลังงาน 5W (สูงสุด 7W) และ 9W (สูงสุด 12W) ตามลำดับ ซีรีส์ M5 จะนำเสนอ 1 คอร์ขนาดใหญ่และสูงสุด 4 คอร์ขนาดเล็กและ การประมวลผลกราฟิกสูงสุด64 ยูนิต ซีรีส์ U9 จะมีคอร์ใหญ่

สูงสุด 2 คอร์และคอร์เล็ก 8 คอร์และมีหน่วยการประมวลผลกราฟิกสูงสุด96 ยูนิต สไลด์ระบุว่าจะใช้ในแท็บเล็ตและแล็ปท็อปที่บางเฉียบ

[topkln]

I5 A series น่าสน ถ้ายังใช้กับแรม ddr4ได้ เปลี่ยนแค่ เมนบอร์ด กับ CPU มีขายจริงเดือนไหนครับ

[ultraline]

นอกจากนี้ การมาของชิป Alder Lake อินเทลได้ประกาศการมาถึงมาเธอร์บอร์ดเมนสตรีมที่เป็นมาตรฐาน ATX12VO เพื่อกำหนดคุณสมบัติใช้งานกับPSUแบบใหม่ ที่ใช้พลังงานต่ำ โดยเริ่มแรกมีการวางแผนให้รองรับทั้งสองระบบที่

รองรับแหล่งจ่ายไฟมาตรฐานเดิมและแบบ ATX12VO

ATX12VO เป็นคอนเน็กเตอร์เพาเวอร์แบบ 10 พินที่ Intel ได้ผลักดันมาตั้งแต่ปีที่แล้วเพื่อแทนที่คอนเน็กเตอร์เพาเวอร์แบบ 24 พินแบบเดิมมาบนเธอร์บอร์ดที่ทันสมัยขั้วต่อจะยกเลิก ราง 3.3V และ 5V แต่จะคงไว้เฉพาะราง 12V เท่านั้น ขั้วต่อสายไฟที่

มีขนาดกะทัดรัดยิ่งขึ้นช่วยลดต้นทุนการผลิตแหล่งจ่ายไฟ รวมถึงปัญหาสายไฟที่เกะกะสำหรับผู้ใช้งาน เมื่อมองอีกด้านนึง คือผู้ผลิตมาเธอร์บอร์ดจะต้องใช้ตัวแปลง DC-to-DC บนเมนบอร์ดที่ผลิตขึ้นมา เพื่อแปลงแรงดันไฟฟ้า 12V ลงเป็นแรงดันไฟฟ้า

3.3V และ 5V ที่ใช้งานได้ เนื่องจากยังมีอุปกรณ์จำนวนมากที่ใช้แรงดันไฟฟ้าทั้งสองอย่างได้ในภายหลัง

จากตัวเลขของ Intel เองแสดงให้เห็นว่าคุณสมบัติของ ATX12VO นั้นให้ประสิทธิภาพทางด้านพลังงานมากกว่าเมื่ออยู่ในสถานะที่ยังไม่ได้ใช้งานหรือโหลดพลังงานต่ำ ด้วยโหลด 20W แหล่งจ่ายไฟ ATX12VO 500W 80 PLUS Gold ให้ประสิทธิภาพ

การใช้พลังงานสูงถึง 83% เมื่อเทียบกับแบบ ATX 500W 80 PLUS Gold 64% สำหรับ Alder Lake มีการผสมผสานระหว่างแกน Golden Coveที่มีประสิทธิภาพสูงและแกน Gracemont ที่ใช้พลังงานต่ำ ทำเราเห็นการทำงานที่ประสานกัน อินเทลผู้

ผลิตชิปได้กล่าวไว้ว่า Alder Lake ให้ประสิทธิภาพที่ดีที่สุดต่อวัตต์สำหรับโปรเซสเซอร์เดสก์ท็อป

[ultraline]

I5 A series น่าสน ถ้ายังใช้กับแรม ddr4ได้ เปลี่ยนแค่ เมนบอร์ด กับ CPU มีขายจริงเดือนไหนครับ

Alder Lake-S A-series SKU ที่ไม่ใช่ K ในไตรมาสที่ 1 ปี 2565 มาหลัง K ครับ

[ultraline]

[ssk]

[ultraline]

ซีพียู Atom เป็นกลุ่มของตลาดแล็ปท็อปราคาประหยัดคือแบรนด์ซีพียูแบบพกพาที่ใช้พลังงานต่ำและประหยัดพลังงานของ Intel ซึ่งนักเล่นเกมหลีกเลี่ยงมานานหลายปี แต่ตอนนี้ได้ค่อยๆ ปรับปรุงจนถึงจุดที่ตอนนี้เหมาะสมแล้ว

จากแหล่งข่าวได้กล่าวถึง Gracemont ซึ่งเป็นเวอร์ชันของ Atom ที่ใช้ใน AlderLake ตอนนี้เทียบได้กับประสิทธิภาพของ Skylake แล้ว ซึ่งถ้าเป็นจริง หมายความว่า Alder Lake เป็นซีพียูทรงพลังจริงๆ

[ultraline]

Intel Alder Lake CPU Architecture and 10nm Enhanced SuperFin Process


อินเทลเป็นผู้บุกเบิกสถาปัตยกรรมไฮบริด x86 ด้วย ชิป Lakefield ที่มาพร้อมกับคอร์ใหญ่ซันนี่โคฟหนึ่งคอร์ที่จับคู่กับคอร์เล็ก Atom Tremont ถึง 4 คอร์ เมื่อนำLakefield มาเทียบ Alder Lake-S พบว่าทั้งคอร์ประสิทธิภาพสูง และ ต่ำของ Alder

Lake-S ได้ก้าวไปสู่สถาปัตยกรรมไมโครแบบใหม่ไปอีกขั้นแล้ว หรืออาจกล่าวได้ว่า กระโดดข้ามไปถึง 2 Cove เมื่อเทียบกับบิ๊กคอร์ที่เป็นSunny Cove ที่พบใน Lakefield กับ บิ๊กคอร์ Golden Cove ใน Alder Lake-S พบว่าได้มีการปรับปรุงเพิ่ม

ประสิทธิภาพ single-threaded, AI,ประสิทธิภาพทางด้านเน็ตเวิร์คและ 5G และรวมไปถึงปรับปรุงคุณสมบัติทางด้านความปลอดภัย ให้ดียิ่งขึ้น เมื่อเทียบคอร์ Willow Cove ที่อยู่ใน Tiger Lakeที่เพิ่งเปิดตัวไปก่อนหน้านี้

เมื่อมาดู แกน Gracemont หรือคอร์เล็กกว่าของ Alder Lake ก็มีการก้าวกระโดดไปข้างหน้า เมื่อเทียบกับรุ่น Atom ก่อนหน้านี้ และได้ถูกปรับปรุงในด้านพลังงานและประสิทธิภาพต่อพื้นที่มากขึ้น (perf/mm^2) ซึ่งมีการพัฒนากมากกว่าแกน

GoldenCoveหรือคอร์ใหญ่ อีกด้วยโดยมาพร้อมกับประสิทธิภาพของเวกเตอร์ที่เพิ่มขึ้น ซึ่งถือว่ามีการสนับสนุน AVX ในระดับหนึ่ง (น่าจะเป็น AVX2) อย่างเห็นได้ชัด นอกจากนี้ Intel ยังแสดงรายการประสิทธิภาพแบบเธรดเดียวที่ได้รับการปรับปรุง

สำหรับแกน Gracemont อีกด้วย

ไม่ชัดเจนว่า Intel จะใช้บรรจุภัณฑ์ Foveros 3D สำหรับชิปหรือไม่ เทคนิคการซ้อนชิป 3 มิตินี้ช่วยลดขนาดเดิมของแพ็คเกจชิป ดังที่เห็นในชิป Lakefield หรือไม่อย่างไรก็ตาม ด้วยซ็อกเก็ต LGA1700 มีขนาดใหญ่ รูปแบบของบรรจุภัณฑ์จึงไม่น่า

เป็นไปได้ที่จะเหมือนกันในเวอร์ชั่นเดสก์ท็อปพีซีรุ่นต่างๆ เราอาจเห็นชิป Alder Lake-P, -M หรือ -L บางตัวใช้บรรจุภัณฑ์ Foveros แต่ยังคงต้องรอดูกันต่อไป ที่ผ่านมา Lakefield ทำหน้าที่เป็นพื้นฐานในการพิสูจน์ ที่ไม่เพียงแต่สำหรับเทคโนโลยีบรรจุ

ภัณฑ์ 3D Foveros ของ Intelเท่านั้น แต่ยังรวมถึงซอฟต์แวร์และระบบนิเวศของระบบปฏิบัติการด้วย ในวันสถาปัตยกรรมของ intelได้สรุปประสิทธิภาพที่เพิ่มขึ้นข้างต้นสำหรับชิป Lakefield เพื่อเน้นย้ำถึงคำมั่นสัญญาของการออกแบบชิปซีพียูแบบไฮ

บริด ถึงกระนั้น ผลลัพธ์ก็ยังมีข้อแม้ที่สำคัญ คือการปรับปรุงประสิทธิภาพประเภทนี้มีให้ผ่านการปรับให้เหมาะสมทั้งฮาร์ดแวร์และระบบปฏิบัติการเท่านั้น

เนื่องจากการใช้ทั้งแกนที่เร็วและช้า กว่าที่ได้รับการปรับให้เหมาะสมกับโปรไฟล์ แรงดันไฟฟ้า/ความถี่ที่แตกต่างกัน ด้งนั้นการปลดล็อกสมรรถนะและประสิทธิภาพสูงสุด จึงต้องการระบบปฏิบัติการและแอปพลิเคชันในการเข้าถึงแบบโครงสร้างของ

ชิปเพื่อให้แน่ใจว่าปริมาณงาน (เธรด) อยู่ในคอร์ที่ถูกต้องบนพื้นฐานตามประเภทของแอปพลิเคชัน ตัวอย่างเช่น หากปริมาณงานที่อ่อนไหวต่อค่าความหน่วงของเวลา เช่น การท่องเว็บในคอร์ที่ช้ากว่า ประสิทธิภาพจะลดลง ในทำนองเดียวกัน หากงาน

เบื้องหลังถูกกำหนดให้เป็นแกนหลักที่รวดเร็วทำให้การเพิ่มประสิทธิภาพในการใช้พลังงานที่เป็นไปได้ บางส่วนจะหายไป ขณะนี้มีการดำเนินการทั้งใน Windows และแอปพลิเคชันต่างๆ เพื่อสนับสนุนทางเทคนิคดังกล่าวผ่านตัวกำหนดเวลาระบบปฏิบัติ

ที่ปรับตามฮาร์ดแวร์

รูปแบบปัจจุบันของ Lakefield จะขึ้นอยู่กับแกนทั้งสองที่สนับสนุนชุดคำสั่งเดียวกัน แต่ถ้าเหตุการณ์เดียวกันนี้เกิดขึ้นกับ แกนใหญ่ Golden Cove ของ Alder Lake ที่รองรับชุดคำสั่ง AVX-512 แต่ดูเหมือนว่าคำสั่งเหล่านั้นจะไม่ถูกใช้งาน

เนื่องจากความจริงที่ว่าแกน AtomGracemont ไม่รองรับชุดคำสั่งเหล่านี้ มีข้อที่น่าสังเกตว่า SKU ใดๆ ที่มาพร้อมกับคอร์ขนาดใหญ่เท่านั้นที่จะใช้ชุดคำสั่งนี้ได้ Raja Koduri หัวหน้าสถาปนิกของ Intel กล่าวว่าตัวกำหนดเวลาระบบปฏิบัติการที่ปรับ

ตามฮาร์ดแวร์ "รุ่นต่อไป" ที่จะได้รับการปรับให้เหมาะสมกับประสิทธิภาพและจะเปิดตัวพร้อมกับ Alder Lake (แต่ไม่ได้ให้รายละเอียดเพิ่มเติม) ตัวกำหนดตารางเวลาระบบปฏิบัติการรุ่นถัดไปนี้สามารถเพิ่มการสนับสนุนสำหรับคอร์เป้าหมายด้วยชุดคำ

สั่งเฉพาะเพื่อรองรับการใช้งานแบบแยกส่วน แต่ได้เริ่มมีให้เห็นจากสัญญาณเริ่มต้นในโปรแกรมแก้ไข Linux ชี้ให้เห็นถึงการสนับสนุนชุดย่อย ISA เดียวในแกนทั้งสองประเภท

[micronz]

ล้ำจริง รอชมครับ

สนับสนุนจาก Clear linux OS ด้วยครับ แต่ก็ต้องส่งซีพียุให้ foundation ลีนุกส์ ไปปรับเคอร์เนลซัพพอร์ตกันก่อน

[ultraline]

Intel กล่าวว่ากระบวนการผลิต 10nm SuperFinครั้งแรก ที่ ให้การปรับปรุงประสิทธิภาพภายในโหนดที่ใหญ่ที่สุดในประวัติศาสตร์ของบริษัท โดยการปลดล็อกความถี่ที่สูงขึ้นและใช้พลังงานต่ำกว่าโหนด 10nm รุ่นแรกอินเทลกล่าวว่าผลสุทธิคือจำนวน

การเพิ่มประสิทธิภาพแบบเดียวกันกับที่บริษัทปกติจะคาดหวังจากการแก้ไขภายในโหนด "+"ทั้งชุด แต่ทำได้เพียงครั้งเดียว ด้วยเหตุนี้อินเทลจึงอ้างว่าทรานซิสเตอร์เหล่านี้ถือว่าเป็นการปรับปรุงโหนดภายในโหนดเดียวที่ใหญ่ที่สุดในประวัติศาสตร์ของ

บริษัททรานซิสเตอร์ SuperFin 10 นาโนเมตรมีสิ่งที่ Intelเรียกว่าเทคโนโลยีล้ำสมัย ซึ่งรวมถึงแผงกั้นบางใหม่ที่ช่วยลดความต้านทานการเชื่อมต่อได้ถึง 30% ปรับปรุงเกทพิตช์เพื่อให้ทรานซิสเตอร์สามารถขับเคลื่อนกระแสไฟที่สูงขึ้นและปรับปรุงองค์

ประกอบของ ซอร์ซ/เดรน เพื่อลดความต้านทานและปรับปรุงความเครียด(strain) นอกจากนี้อินเทลยังเพิ่มตัวเก็บประจุ Super MIM ที่สามารถเพิ่มความจุเป็น 5 เท่า การลด vDroop นั่นเป็นสิ่งสำคัญ โดยเฉพาะอย่างยิ่งเพื่อหลีกเลี่ยงการหยุดทำงาน

เฉพาะที่ ในระหว่างปริมาณงานเวกเตอร์ที่หนักหน่วง และเพื่อรักษาความเร็วสัญญาณนาฬิกาให้สูงขึ้น

[ultraline]

ในช่วงวันสถาปัตยกรรม Intel ได้ล้อเลียน SuperFin รุ่นต่อไปที่มีชื่อว่า '10nm Enhanced SuperFin' โดยกล่าวว่ากระบวนการใหม่นี้ได้รับการปรับแต่งเพื่อเพิ่มการเชื่อมต่อระหว่างกันและประสิทธิภาพทั่วไปโดยเฉพาะอย่างยิ่งส่วนของ Data Center

(ในทางเทคนิค นี่คือ 10nm+++แต่เรา จะไม่พูดถึงแบบแผนการตั้งชื่อที่ชัดเจนกว่านี้) นี่เป็นกระบวนการที่ใช้สำหรับ Alder Lake แต่น่าเสียดายที่คำอธิบายของ Intel นั้นคลุมเครือ ดังนั้นเราจะต้องรอเพื่อเรียนรู้เพิ่มเติม


เรารู้ว่ารุ่น 16-core มาพร้อมกับแคช L3 30MB ในขณะที่ชิป 14-core / 24 เธรดมีแคช L3 24MB และแคช L2 2.5 MB อย่างไรก็ตาม ยังไม่ชัดเจนว่าแคชนี้ถูกแบ่งพาร์ติชั่นระหว่างคอร์ทั้งสองประเภทอย่างไร ซึ่งทำให้คำถามมากมายยังไม่ได้คำตอบ

Alder Lake ยังสนับสนุนชุดคำสั่งใหม่ๆ เช่น คำสั่ง LBR ทางสถาปัตยกรรม, HLAT และ SERIALIZE สำหรับ Alder Lake ยังอ้างว่าสนับสนุน AVX2 VNNI ซึ่ง "ทำซ้ำคำสั่ง AVX512 การคำนวณ SP (FP32) ที่มีอยู่โดยใช้ FP16 แทน FP32 เพื่อเพิ่ม

ประสิทธิภาพ ~ 2X" การสนับสนุนทางคณิตศาสตร์อย่างรวดเร็วนี้อาจเป็นส่วนหนึ่งของโซลูชันของ Intel สำหรับการขาดการสนับสนุน AVX-512 สำหรับชิปที่มีทั้งคอร์ขนาดใหญ่และขนาดเล็กและแม้ว่าจะยังไม่ได้รับการยืนยันอย่างเป็นทางการ แต่

สัญญาณเริ่มต้นชี้ให้เห็นถึงการใช้งานประเภทนี้เท่านั้น

[ultraline]

[ultraline]

เส้นทางข้างของ intel : เทคโนโลยี 10nm SuperFin , Advanced Packaging Roadmap


วันสถาปัตยกรรมของ Intel ปี 2020 เต็มไปด้วยการเปิดเผยเทคโนโลยีใหม่ๆ แต่เทคโนโลยี 10nm SuperFin ใหม่และเทคโนโลยีบรรจุภัณฑ์ขั้นสูงได้รับการจัดอันดับ

ให้เป็นไฮไลท์ เทคโนโลยีทั้งสองนี้จะเป็นปัจจัยสำคัญ เนื่องจากผู้ผลิตชิปพยายามที่ชดเชยจากผลกระทบของโหนด 7nm ที่มีความล่าช้า อินเทลกล่าวว่าเทคโนโลยี

10nm SuperFin ใหม่ให้การปรับปรุงประสิทธิภาพภายในโหนดที่ใหญ่ที่สุดในประวัติศาสตร์ที่เคยมีมา ทำให้ชิปที่กำลังจะมาถึงมีความถี่สูงขึ้นและใช้พลังงานต่ำ

กว่าโหนด10nmรุ่นแรก นั่นเป็นความต้องการที่สำคัญ เนื่องจากเดิมบริษัทได้วางแผนที่จะเปลี่ยนไปสู่กระบวนการ 7nm อย่างรวดเร็ว โดยปล่อยให้โหนด 10nm ที่ยังไม่

ก่อให้เกิดเป็นผลิตภัณฑ์ที่แพร่หลายและเป็นภาระไว้ข้างหลัง ขณะเดียวกันก็รักษาโหนดไว้สำหรับผลิตภัณฑ์เพียงเล็กน้อย เพื่อบริษัทจะได้เดินหน้า

อย่างรวดเร็วไปยังสิ่งที่เห็นว่าเป็นโหนดที่ดีกว่าการเปลี่ยนแปลงอย่างรวดเร็วนั้นล่าช้าอย่างเห็นได้ชัดในขณะนี้ เนื่องจาก Intel ได้ระบุ 'โหมดข้อบกพร่อง' ใน

กระบวนการ 7nm ซึ่งล้าหลังเป้าหมายผลผลิตเป็นเวลาหนึ่งปี Intel กล่าวว่าเนื่องจากบัฟเฟอร์ที่ออกแบบไว้ในแผนงาน การฟื้นตัวตลอดทั้งปีส่งผลให้ผลิตภัณฑ์

7nmออกสู่ตลาดล่าช้าไป 6 เดือน อย่างไรก็ตาม Intelไม่ได้ระบุว่าผลิตภัณฑ์ 7nm แรกนั้นจะมาพร้อมกับโหนดกระบวนการผลิตของตัวเองหรือแทนที่จะมาจากชิปที่ซื้อ

จากโรงงานรับจ้างผลิตชิปภายนอก อย่างหลังคือความเป็นไปได้ใหม่ในขณะนี้ที่ Intelมีแผนใหม่ในการใช้ประโยชน์จากแฟบภายนอกในเชิงรุกมากขึ้น ซึ่งอาจส่งผลให้

นำไปใช้แฟบอื่นๆ ที่เป็น คอร์โลจิค เช่น CPU และ GPU ซึ่งบริษัทไม่เคยทำมาก่อน เพื่อช่วยลดความล่าช้าของ 7nm Intel ประกาศว่าจะเพิ่มการผลิต 10nm ขึ้น 20%

จากการคาดการณ์ก่อนหน้านี้และกล่าวว่ามีแผนที่จะบีบอัด "full node" อยางมีประสิทธิภาพจากโหนดที่มีปัญหา นอกจากนี้ บริษัทยังมีแผนที่จะใช้เทคโนโลยีบรรจุ

ภัณฑ์ขั้นสูงเพื่อรวมชิปที่ผลิตในโรงงานรับจ้างผลิตชิปของบริษัทอื่นเข้ากับผลิตภัณฑ์ของตนเองอย่างรวดเร็ว เทคโนโลยีทั้งสองนี้จะมีความสำคัญอย่างไม่น่าเชื่อ

เนื่องจาก Intel มุ่งมั่นที่จะคงความสามารถในการแข่งขันเมื่อเผชิญกับแรงกดดันที่เพิ่มขึ้นอย่างต่อเนื่องจากทุกฝ่ายในกลุ่มการทำเงินหลัก เดสก์ท็อปพีซีและศูนย์ข้อมูล

ขณะนี้ทั้งสองกลุ่มอยู่ภายใต้การโจมตีจาก AMD ที่ฟื้นคืนชีพและระบบนิเวศ ARM ที่กำลังเติบโต