การเปลียนแปลงครั้งใหญ่สำหรับ Intel CPU Gen 12 ที่มี Code Name ว่า Alder Lake

[ultraline]

Intel Extreme Memory Profile 3.0 (XMP3.0) is coming to DDR5 memory


Intel Extreme Memory Profile (XMP) เป็นส่วนขยายของข้อมูล Serial Presence Detect (SPD) บนโมดูลหน่วยความจำ ส่วนขยายนี้ช่วยให้การตั้งค่าเพิ่มเติมสำหรับมาเธอร์บอร์ด เพื่อให้สามารถเปิดใช้งานโปรไฟล์การโอ

เวอร์คล็อกที่ปรับแต่งมาอย่างดีสำหรับชุด DDR3 หรือ DDR4 โดยเฉพาะ บางโมดูลมีโปรไฟล์มากมายที่ให้การตั้งค่าเพิ่มเติมสำหรับการโอเวอร์คล็อกขั้นสูง ตามรายการการเปลี่ยนแปลงที่จะเกิดขึ้นจากซอฟต์แวร์ตรวจสอบ

ที่ชื่อ HWiNFO พบว่า ขณะนี้ Intel กำลังทำงานบน XMP 3.0 สำหรับหน่วยความจำ DDR5 เราได้เห็นชุด DDR5 หลายชุดที่เปิดตัวในช่วงสองสามสัปดาห์ที่ผ่านมาและจะมาเพิ่มอีกในเดือนหน้า ตามข้อกำหนด JEDEC หน่วย

ความจำDDR5 จะสูงถึง6400 MT/s ตามข้อกำหนดอย่างเป็นทางการ โปรไฟล์ XMP สามารถขยายช่วงนี้จาก7200 ถึง 8400 MT/s ในความเป็นจริง ผู้ผลิตหน่วยความจำ เช่น Geil หรือ Netac ได้ประกาศแล้วว่ากำลังทำงาน

บนชุดโอเวอร์คล็อกDDR5 ตั้งแต่ 7200 MT/s ถึง 10,000 MT/s

จากปลายปีที่แล้วและเมื่อไม่นานมานี้ เมื่อซีรีส์ Core เจนเนอเรชั่นที่ 11 ออกวางจำหน่าย หัวข้อเดียวกันนี้ปรากฏว่า มีการแจ้งว่าการใช้ XMP ในหน่วยความจำ แล้วทำให้เกิดความเสียหาย อาจส่งผลให้การรับประกันสิ้นสุดลง

ได้ ซึ่ง ทางPC World ถึงกับติดต่อIntel เพื่ออัปเดตในเรื่องนี้ แต่น่าเสียดายที่ Intel ยังไม่เปลียนใจ ในขณะเดียวกันก็มีการพูดถึงอย่างไม่เป็นทางการถึง การค้นหาว่าผู้ใช้ใช้โปรไฟล์ XMP ที่เป็นต้นเหตุของเมนบอร์ดหรือ

โปรเซสเซอร์ที่เสียหายหรือไม่นั้นเป็นเรื่องยากมาก และแต่ก็ไม่ได้หมายความว่าเป็นไปไม่ได้เลยซะทีเดียว นี่คือเหตุผลที่โปรไฟล์ XMPยังคงเป็นเรื่องที่ค่อนข้างปลอดภัยในการใช้งาน แต่ก็ต้องไม่ลืมที่จะข้อกำหนดของIntel

(และAMD) เกี่ยวกับ XMP และการรับประกัน

[sperrr]

บัสเยอะดีแต่ cl ตัวเลขดูเยอะจัง

[ultraline]

ภายใต้สถาปัตยกรรม Alder Lake สำหรับ CPU เรือธง Alder Lake-S ใหม่ Core i9-12900K จะทำงานกับชิปเซ็ต Z690 ใหม่ สำหรับซีพียู Alder Lake-S ใหม่จะสนับสนุน 16 PCIe Gen 5.0 และ 4 PCIe Gen 4.0 lanes ส่วนชิปเซ็ตจะสนับสนุนแค่ เลน

Gen 4 และ Gen3 เช่นเดียวกับ Rocket Lake-S ที่เพิ่งเปิดตัวไปไม่นาน สำหรับชิปเซ็ต Z690 รุ่นเรือธงนั้นดูเหมือนจะเป็นรุ่นเดียวที่รองรับหน่วยความจำ DDR5-4800 ในขณะที่ชิปเซ็ต H670, B650 และ H610 ที่มีราคาต่ำกว่านั้นรองรับหน่วยความจำ

สูงสุด DDR4-3200

คุณสมบัติสำหรับมาเธอร์บอร์ดชิปเซ็ตซีรีส์ 600


- eDP / 4DDI (DP, HDMI) Display Capabilities

- 2-Channel (Up To DDR5-4800 / Up To DDR4-3200) Memory Support

- x16 PCIe 5.0 / x4 PCIe 4.0 Lanes (CPU)

- PCIe Express 4.0 & PCIe Express 3.0 Support (600-Series Chipset)

- SATA 3.0

- Integrated WiFi 6E

- Discrete Thunderbolt 4 (USB 4 Compliant)

- USB3 (20G) / USB3 (10G) / USB3 (5G) / USB 2.0

- Intel LAN PH

-Intel Optane Memory H20 (H10 Successor)

[ultraline]

ASUS ROG Maximus XIV

[micronz]

คือแอบ งง นะว่าถ้าเป็น notebook นี้เข้าใจ ควรมี core ที่ ประหยัดพลังงาน แต่ desktop เอา small core มา ไม่รู้จะมีประโยชน์อันใด ในเมื่อเราไม่ต้องการประหยัดพลังงาน บน desktop

หรือว่ามันจะแบ่งงานได้ดีขึ้น เช่น ตอนเล่นเกม เอา small core run OS แล้ว coreที่เหลือ ยัดลงเกมหมดไม่ processใดนอกจากเกม

ยังไม้่ได้ดูผัง แอนเดอร์เลคเลยท่าน จริงๆๆ มันมีประโยชน์ ต่อ pc GAMER นะ เบสต์

มาดูของอาร์ม คร่าวๆๆได้ครับ


4 คอร์ แรกมีลักษณ์ ชุดเดียวกันแบบ (1+3) อยู่ในคอมเพล็กเดียวกัน คอร์ใหญ่มากคือ X1 อีกสามคอร์เป้น คอร์ฺเท็ก A78
ครับ ผม
ในมือถือการทำ 8 คอร์ อีกชุดสี่คอร์จะใช้คอร์เล็กเช่น coretex A72 สีคอร์ เมื่อรวมกัน ก็จะประหยัดพลังงาน
ลักษณะเป้น

((X1)x1+(A78)X3 )+ ((A72)x4)
แบบนี้ครับ ถ้าเป้น อินเทล เดสทอป สี่คอร์ หลังยกตัวอย่างเทียบอาร์มเค้าอาจใช้ A78X4 ไปเลยก็ได้ แต่ก็แรกกับการกินพลังงาน
ไป เมื่อเทียบกับ การใช้คอร์ประหยัดไฟแบบ A72

[ultraline]

ถ้าใครอ่านตั้งแต่แรกก็จะรู้ว่าหลักการทำงานคร่าวๆ อินเทลแบ่งงานออกเป็น 2 ส่วน ส่วนที่เป็น Simultaneous multithreading (SMT) หรืองานหลายเทรด ให้ Big Core ทำงาน ส่วนที่เป็น non-SMT หรืองาน Single Thread จะใช้ Small Core

ทำงานแทน แต่อย่างไรก็ตาม ก็ต้องขึ้นอยู่กับการจัดการเพิ่มความสามารถในจัดตารางเวลาขั้นสูงของ Windows 11 ที่เพิ่งเปิดตัวไปนานนี้ด้วย ซึ่งการทำงานร่วมกันของชิปสองรูปแบบจะได้ผลได้มากกว่าที่ชิปแต่ละตัวทำงานแบบอิสระ

[micronz]

ถ้าใครอ่านตั้งแต่แรกก็จะรู้ว่าหลักการทำงานคร่าวๆ อินเทลแบ่งงานออกเป็น 2 ส่วน ส่วนที่เป็น Simultaneous multithreading (SMT) หรืองานหลายเทรด ให้ Big Core ทำงาน ส่วนที่เป็น non-SMT หรืองาน Single Thread จะใช้ Small Core

ทำงานแทน แต่อย่างไรก็ตาม ก็ต้องขึ้นอยู่กับการจัดการเพิ่มความสามารถในจัดตารางเวลาขั้นสูงของ Windows 11 ที่เพิ่งเปิดตัวไปนานนี้ด้วย ซึ่งการทำงานร่วมกันของชิปสองรูปแบบจะได้ผลได้มากกว่าที่ชิปแต่ละตัวทำงานแบบอิสระ

ยังไม่ได้อ่านไล่หมดเลยครับ
ว่าอินเทลแบ่งเป้นกี่ชุด เอาคอร์ อาร์ม มาแจมกันดูคร่าวๆๆก่นอนนะครับเดะ//// แวะไปอ่านน่าสน จริงแอนเดอร์ เลค
amd คงตามมาอีกสองเจน สำหรับ บิ้ก ลิ้ตเติ้ล เท่าที่ได้ข่าวมา
------------------------
ช่วงนี้ มึนหัวอัพเดทข่าว โควิด 19 ด้วย กระจิตกระใจกะฝั่งไอที เลยลดลงไปบ้าง

[ssk]

ยังไม่ได้อ่านไล่หมดเลยครับ
ว่าอินเทลแบ่งเป้นกี่ชุด เอาคอร์ อาร์ม มาแจมกันดูคร่าวๆๆก่นอนนะครับเดะ//// แวะไปอ่านน่าสน จริงแอนเดอร์ เลค
amd คงตามมีอกสองเจน สำหรับ บิ้ก ลิ้ตเติ้ล เท่าที่ได้ข่าวมา
------------------------
ช่วงนี้ มึนหัวอัพเดทข่าว โควิด 19 ด้วย กระจิตกระใจกะฝั่งไอที เลยลดลงไปบ้าง

เค้าก็เป็น ไม่มีกระจิตกระใจกะ ฝั่ง INTEL มาจะครบปีแย้ว ......................

[micronz]

เค้าก็เป็น ไม่มีกระจิตกระใจกะ ฝั่ง INTEL มาจะครบปีแย้ว ......................

ครับท่าน สมงสมอง ต้องไปตามอัพเดท ข่าววัคซีน สมุนไพรต้านโควิด ซะ แทนเหร้อแทนที่ได้อัพเดทไอทีกันสนุกสนานนะครับแต่ยังไงฝั่ง พีซี ก็ไม่ทิ้งแม้ว่า การ์ดจอ แพงรออุัพเดท ไรเซ่น 5000g
อ๋อ EDIT แซะบางคนอีกละ ชิมะ 5555+


จขกท. อัพเดทต่อนะครับ พูดคุยกะเพื่อนบ้างคงไม่เป้นการรบกวน ตามอ่านอยุ่ครับ

[ssk]

อย่ารีบรู้ทันดิ

[ultraline]

ครับท่าน สมงสมอง ต้องไปตามอัพเดท ข่าววัคซีน สมุนไพรต้านโควิด ซะ แทนเหร้อแทนที่ได้อัพเดทไอทีกันสนุกสนานนะครับแต่ยังไงฝั่ง พีซี ก็ไม่ทิ้งแม้ว่า การ์ดจอ แพงรออุัพเดท ไรเซ่น 5000g
อ๋อ EDIT แซะบางคนอีกละ ชิมะ 5555+


จขกท. อัพเดทต่อนะครับ พูดคุยกะเพื่อนบ้างคงไม่เป้นการรบกวน ตามอ่านอยุ่ครับ

ได้ครับ จะมีมาเป็นระยะๆ ตอนนี้กระแสการเปลียนแปลงค่อนข้างเยอะทั้งฝั่ง intel และ Microsoft ต้องปรับเปลียนกันค่อนข้างเยอะครับ

[micronz]

ได้ครับ จะมีมาเป็นระยะๆ ตอนนี้กระแสการเปลียนแปลงค่อนข้างเยอะทั้งฝั่ง intel และ Microsoft ต้องปรับเปลียนกันค่อนข้างเยอะครับ

ได้ครับรออ่าน ปีหน้าได้เห็นอินเทล ขยับ สิบนาโน สักทีก็ดีได้ ซัดกับ amd 5 นาโนเมตรสนุกหน่อย
จำนวน ทรานซิสเตอร์ ต่อตาราง มม. ยังไม่แน่ใจเลยครับว่าใครจะมากกว่ากัน
เนื้อหาช่วงนี้ คงเป้น Windows 11 กับ Alder lake ด้วย

[ultraline]

ได้ครับรออ่าน ปีหน้าได้เห็นอินเทล ขยับ สิบนาโน สักทีก็ดีได้ ซัดกับ amd 5 นาโนเมตรสนุกหน่อย
จำนวน ทรานซิสเตอร์ ต่อตาราง มม. ยังไม่แน่ใจเลยครับว่าใครจะมากกว่ากัน
เนื้อหาช่วงนี้ คงเป้น Windows 11 กับ Alder lake ด้วย

ต้องรอดูกัน แต่เชื่อในพลัง ของ 10 nm Enhanced SuperFin (ESF) มาแน่นอน ถ้าไม่มีอะไรเปลียนแปลง ปลายปีนี้ได้เปิดตัวอย่างแน่นอน สำหรับ Alder Lake พร้อมกับ Windows11 ที่ทำงานผ่าน hardware scheduler ที่กำลังจะนำมาลง ว่าจะ

ทำงานผ่านคอร์ใหญ่หรือคอร์เล็ก พร้อมกับบริหารการจัดการเรื่องพลังงานควบคุ่กันไปด้วย

[ultraline]

The Alder Lake hardware scheduler


การพัฒนาโปรเซสเซอร์ที่ใช้มัลติโพรเซสซิงต่างกันโดยมุ่งเป้าไปที่ระบบแบบฝังตัวและระบบโมบายล์ โดยที่คอร์ใช้ ISA เดียวกัน แต่สถาปัตยกรรมไมโครนำเสนอคุณลักษณะด้านพลังงาน/ประสิทธิภาพที่แตกต่างกัน ระหว่าง

ความต้องการแอปพลิเคชันและความสามารถในการคำนวณ ซึ่งนำไปสู่การปรับปรุงประสิทธิภาพและพลังงานมากขึ้น อย่างไรก็ตาม เมื่อใช้วิธีนี้ในสภาพแวดล้อมเดสก์ท็อป (หรือแม้แต่เซิร์ฟเวอร์) การจัดการพลังงานและการ

จัดตารางเวลาของโปรเซสเซอร์มัลติคอร์ที่ไม่เหมือนกันพิสูจน์ให้เห็นว่ามีความท้าทายอย่างแท้จริงภายใต้ TDP ที่ถูกจำกัด เมื่อเปรียบเทียบกับแนวทางมัลติโปรเซสเซอร์ที่เป็นแบบเดียวกันทั่วไป ส่งผลให้ประสิทธิภาพกับ

พลังงานมีความแตกต่างกันอย่างมากระหว่างคอร์ที่มีประสิทธิภาพสูงและคอร์ที่มีประสิทธิภาพต่ำ บ่งบอกถึงความจำเป็นในการระบุคอร์ให้เหมาะสำหรับงานที่เหมาะสมในขณะดำเนินงานและการย้ายงานตามลำดับการแลก

เปลี่ยนงานแบบไดนามิกนี้ภายในมัลติโปรเซสเซอร์ที่ต่างกัน โดยปราศความสามารถในการควบคุมการป้อนกลับแบบละเอียดที่ได้จากประสิทธิภาพและการใช้พลังงานอย่างมีประสิทธิภาพของโปรเซสเซอร์ที่ประมวลผลแบบ

ไดนามิก ซึ่งจะทำให้การจัดตารางเวลาของระบบปฏิบัติการไม่สามารถกำหนดเวลาที่ดีที่สุดได้ นำไปสู่การเปลี่ยนแปลงอย่างกะทันหันในการทำงานของระบบ ส่งผลต่อกระทบต่อการใช้งานอย่างเห็นได้ชัด

ในการแก้ปัญหาความไม่สมดุลนี้ Intel ได้ทำงานเพื่อให้ได้ประโยชน์ทั้งหมดของแนวทางสถาปัตยกรรมนี้ในลักษณะดังกล่าว เพื่อให้แน่ใจว่าการเปลี่ยนแปลงที่ราบรื่นสำหรับทั้งผู้ใช้และโปรแกรมเมอร์ ด้วยเหตุนี้ Intel ได้พัฒนา

อินเทอร์เฟซตัวกำหนดตารางเวลาฮาร์ดแวร์ใหม่ (hardware guided scheduler) ซึ่งเป็นหัวใจสำคัญของโปรเซสเซอร์ Alder Lake ใหม่และมีศักยภาพที่จะเป็นผู้เปลี่ยนเกมต่อภัยคุกคามต่างๆ ที่มีต่อสถาปัตยกรรม x86

[ultraline]

The Intel hardware-guided scheduling interface


เมื่อเร็ว ๆ นี้ได้มีการเผยแพร่สิทธิบัตรใหม่ของ Intel ซึ่งเปิดเผยรายละเอียดของการใช้วิธีการควบคุมแบบลูปปิดของการจัดสรรทรัพยากรตามสถานะปัจจุบันของบล็อกฮาร์ดแวร์ที่ต่างกัน นอกเหนือจากอินเทอร์เฟซการจัดตารางเวลาที่แนะนำด้วย

ฮาร์ดแวร์ซึ่งให้การสื่อสารความสามารถของโปรเซสเซอร์แบบไดนามิกไปยัง ระบบปฏิบัติการภายใต้ข้อจำกัดด้านพลังงาน/ความร้อนของคอร์ต่างๆ

Flow diagram of the presented scheduling method for a heterogeneous SoC.

วัตถุประสงค์หลักของวิธีการที่นำเสนอคือการระบุเธรดที่ไวต่อประสิทธิภาพมากที่สุด ถูกจัดการโดยคอร์ขนาดใหญ่ตามตารางเวลา ส่วนเธรดอื่น ๆ ทั้งหมดที่เหลือจะถูกจัดการโดยคอร์ที่เล็กกว่า เพื่อจุดประสงค์นี้ กระบวนการประเมินผลจะแบ่งออกเป็น

โดเมนย่อย โดยแต่ละส่วนมีเกณฑ์เฉพาะของตนเองเพื่อกำหนดความต้องการทรัพยากรเพิ่มเติมสำหรับการดำเนินงานที่เหมาะสม


การประเมินลำดับแรก คือ มีความจำเป็นในการประมวลผลที่มากขึ้นหรือไม่ สำหรับสิ่งนี้ เมตริกที่เจาะจงมากบางตัวถูกนำมาใช้รวมถึงเวลารันเธรดที่คาดไว้ กิจกรรมเบื้องหน้าเทียบกับเบื้องหลัง การลำดับความสำคัญของเธรด และกรณีพิเศษอื่นๆ ดังใน

ตัวอย่างที่นำเสนอในสิทธิบัตรสำหรับโปรไฟล์ทีใช้เวลาแฝงต่ำ เกี่ยวข้องกับเธรดที่จำเป็นต่อการตอบสนองของระบบมากขึ้น ต่อมาถ้าพบว่าไม่มีความจำเป็นต้องใช้พลังในการคำนวณเพิ่มขึ้นในงานที่เหมาะสม เธรดจะถูกกำหนดเวลาไปยังคอร์ที่เล็กกว่า


การประเมินลำดับที่สอง คือ การพิจารณาการครอบครองของเธรด กล่าวคือ เธรดนั้นเป็นเธรดที่ทำงานอยู่เพียงเธรดเดียวหรือเป็นเธรดโดนเด่นเพียงเธรดเดี่ยวของเวิร์กโหลดทั้งหมด เป็นที่น่าสนใจว่าในความเป็นไปได้ทั้งสองกรณีนี้ เธรดควรถูกดำเนิน

การในคอร์ขนาดใหญ่เพื่อปรับปรุงการดำเนินการโดยรวมของระบบดีขึ้น ถ้าเป็นเช่นนั้น ระบบควบคุมจะส่งผ่านไปประเมินข้อจำกัดด้านพลังงาน/ความร้อน มิฉะนั้น เธรดก็จะถูกกำหนดให้ดำเนินงานโดยคอร์ที่ใช้พลังงานต่ำ ต่อมาเมื่อพิจารณาแล้วว่าไม่มี

ข้อจำกัด ขั้นตอนการประเมินสุดท้ายจะถูกเรียกใช้

A graphical illustration of core power for a variety of workloads. Until the illustrated break point, the low power core execute a given workload.
After this point, the smaller core incurs a larger power consumption for less workload output.

An S-curve which illustrates the relationship between a performance scalability ratio between a large core and a small core.

การประเมินครั้งสุดท้าย คือ การกำหนดความสามารถในการปรับขยายประสิทธิภาพของเธรด โดยอิงจากข้อมูลป้อนกลับของฮาร์ดแวร์ที่ได้รับจากวงจรป้อนกลับของฮาร์ดแวร์ที่ใช้งานภายในตัวควบคุมกำลังไฟฟ้า หากกำหนดว่าเธรดสามารถปรับขนาด

ได้ในที่สุดเธรดจะถูกกำหนดเวลาสำหรับคอร์ขนาดใหญ่ สิ่งสำคัญคือต้องชี้ให้เห็นว่ามีบางสถานการณ์ที่การตั้งเวลาเธรดหนี่งเธรดสำหรับคอร์เล็กหนึ่งคอร์สามารถให้ประสิทธิภาพโดยรวมที่ดีกว่าการกำหนดเวลาสำหรับคอร์ขนาดใหญ่ และบาง

สถานการณ์ที่การกำหนดเวลาเธรดไปยังคอร์ขนาดใหญ่อาจส่งผลให้ประหยัดพลังงานได้ดีกว่าคอร์ขนาดเล็ก ดังนั้นอัตราส่วนความสามารถในการปรับขยายประสิทธิภาพซึ่งสัมพันธ์กับกำลังงานที่ได้รับเข้ามา(workload power)/ความสามารถในการปรับ

ขนาดประสิทธิภาพระหว่างคอร์ขนาดใหญ่และคอร์ขนาดเล็ก จำนวนเธรดที่แอ็คทีฟในระบบและลำดับความสำคัญของพลังงานกับประสิทธิภาพ ตารางเวลาฮาร์ดแวร์สามารถจัดการเธรดได้อย่างเหมาะสมเพื่อประสิทธิภาพที่สูงขึ้น และ/หรือปรับปรุงการใช้

พลังงานให้ดีขึ้น โดยอิงตามข้อมูลป้อนกลับของฮาร์ดแวร์ที่ได้รับ

เพื่อความเข้าใจที่ถูกต้องเกี่ยวกับฟังก์ชันตัวจัดตารางเวลาสำหรับฮาร์ดแวร์ เรามาดูรายละเอียดของโครงสร้างที่เชื่อมต่อการป้อนกลับของฮาร์ดแวร์และลักษณะการทำงานในระบบกันดีกว่า