วิธีการเซ็ทค่า spd ram พร้อมรูปครับ

[ohm123]

แสดงว่า 1t ปรับได้ก็ไม่มีผลใช่มั้ยครับท่าน ขอบคุณครับ

เคยอ่านพรีวิวแรมpc ของคอร์แซร์ครับ ว่ามันจะทำงานได้ต่อเมื่อชิปเซ็ตมันสนับสนุนครับ ผมไม่แน่ะใจว่าชิปnb 965 มันจะสนับสนุนหรือไม่ ที่ผมเปิดก็แค่ปรับให้มันเปิดเท่ห์ๆเท่านั้นครับเวลาแสดงในcpu-z น่ะครับ และถึงว่ามันจะทำงานด้วยตัวเองจริงถ้าเซ็ตไม่เปิดประสิทธิภาพก็ลดลงครับเพราะดูแล้วค่าที่ตั้งมาเดิมๆหน่วงกว่าค่าโปรไฟล์ที่เราตั้งไว้อีก

epp คือค่าที่มีประสิทธิภาพสูงกว่าค่าเดิมๆของโปรไฟล์ที่เราเซ็ตไว้ไงครับ เช่น 667@ 4 4 4 12 แต่เซ็ตepp ไว้ที่ 4 3 3 12 (แต่เป็นค่าที่อาจต้องเพิ่มพวกไฟแรม ซึ่งบอร์ดก็จะวินิจฉัยว่ามันสามารถให้ไฟแรมแก่แรมที่ตั้งค่าeppโปรไฟล์บัสนั้นได้หรือไม่) ถ้าชิปเซ็ตมันสนับสนุนและสามารถดันไปได้ชิปเซ็ตก็จะเลือกโปรไฟล์นี้ไงครับ ที่ต่างกันคือค่าclต่ำมันต้องเพิ่มvdimm ซึ่งเป็นไปได้ยากอยู่แล้วครับ

สรุปคือถึงตั้งไปก็ไรเกิร์ลครับ แต่เปิดไว้เพื่อความเท่ห์

ผมก็ยังไม่เข้าใจนัก ลองหาดูในเว็ปนี้นะครับพรีวิวแรมpc ddr2 ของคอร์แซร์น่ะครับ

[Nan]

ตอนนี้เขียน spd กำลังสนุกครับ ค่อยๆลดลงไปเรื่อยๆครับ
ขอบคุณครับ
cl4ก็เร็วแล้ว แต่อยากได้ cl3 จัง

[tanwatana]

ตามคำท้า 4-2-2-8 ตกลงไปเยอะเลยครับ สงสัยตั้งค่าไม่ดี หรือไม่ก็เม็ดแรมไรับไม่ไหว กลับไปใช้ค่าเดิมดีกว่า

[tanwatana]

เสริม

EPP ไม่ต้องไป Enable มันนะครับ มันทำให้ L2 ของ CPU แรงตกฮวบเลย

[ohm123]

เสริม

EPP ไม่ต้องไป Enable มันนะครับ มันทำให้ L2 ของ CPU แรงตกฮวบเลย

ขอบคุณครับ กลับไปใช้ค่าเดิม แนะนำเป็น 667@4 3 3 ... ครับดึงประสิทธิภาพดีกว่า 4 4 4 ...
ครับ

เพราะขนาด4 2 2 8 ท่านเสถียร 4 3 3 ก็นิ่งสุดๆครับ^^

[tanwatana]

Command Rate ปรับเป็น 2T ความเร็วตก เลยปรับเป็น 1T ก็ได้กลับมาเหมือนเดิมแล้วครับ

[ohm123]

Command Rate ปรับเป็น 2T ความเร็วตก เลยปรับเป็น 1T ก็ได้กลับมาเหมือนเดิมแล้วครับ

หมายถึงท่าน enable ตัวโปรไฟล์epp ควบคู่ใช่ป่ะครับที่บอกว่าl2มันแรงตกอ่ะ อธิบายนิดนึงครับสั้นไปอ่ะครับ ผมเลยไม่ค่อยเข้าใจ

[tanwatana]

หมายถึงท่าน enable ตัวโปรไฟล์epp ควบคู่ใช่ป่ะครับที่บอกว่าl2มันแรงตกอ่ะ อธิบายนิดนึงครับสั้นไปอ่ะครับ ผมเลยไม่ค่อยเข้าใจ

EPP ผมเอาออก Mem และ L2 เพิ่มขึ้นนิดนึง (Command Rate ยังเป็น 2T) และพอลองเปลี่ยน Command Rate เป็น 1T ก็กลับมาเต็มที่เหมือนเดิมครับ

[ohm123]

EPP ผมเอาออก Mem และ L2 เพิ่มขึ้นนิดนึง (Command Rate ยังเป็น 2T) และพอลองเปลี่ยน Command Rate เป็น 1T ก็กลับมาเต็มที่เหมือนเดิมครับ

สรุปคือ
1.diable ตรง epp identifier
2.ลงมาตรงโปรไฟล์ค่าที่ตั้งไว้ ปรับเป็น 1T
ตามนี้ใช่ป่ะครับ^_^

แล้วพวกโปรไฟล์eppท่านเซ็ตค่าเหมือนโปรไฟล์ปกติหรือเปล่าครับสำหรับค่า cl
อนึ่ง พวกคอมมาน/แอดเดรส ผมยังปรับไม่เป็นเลยอ่ะครับ

ขอบคุณล่วงหน้าคร๊า....บ

[tanwatana]

อันนั้นไม่ได้ไปยุ่งมันเลยอะครับ ไม่เป็นเหมือนกันเลย
ดูของผมที่ตั้งไว้ละกันครับ ปรับนิดหน่อยเอง ไม่ได้ไปยุ่งอะไรกับมันมากมาย

[ohm123]

อันนั้นไม่ได้ไปยุ่งมันเลยอะครับ ไม่เป็นเหมือนกันเลย
ดูของผมที่ตั้งไว้ละกันครับ ปรับนิดหน่อยเอง ไม่ได้ไปยุ่งอะไรกับมันมากมาย

ขอบคุณท่านมากครับ รู้สึกในลิ๊งค์นี้จะมีสูตรเซ็ต spd/epp อยู่ด้วยครับ หรือท่านใดแปลออกก็บอกบ้างเด้อ..

http://www.eclipseoc.com/index.php?id=6,100,0,0,1,0&p=2

ก็อปมาเลยล่ะกันจะได้อ่านง่ายๆหน่อย

Decoding EPP
After digging through Nvidia's specification sheet quickly, it became obvious how easy it is to change the EPP profiles with an SPD editing tool. I'll break down all the settings that EPP is capable of setting within those 29 bytes of data. Those of you who are not familiar with binary and hexidecimal, I suggest you take a break for a bit and read up on how they differ from our natural base-10 counting system. All hexidecimal values will be noted with an 'h' after the value, like 4Bh or 17h. Similarly, binary values will be followed by a 'b'.

Bytes 99 through 101
This is the EPP identifier string. When a motherboard that supports EPP sees these three bytes set to 6Dh, 56h, and 4Eh respectively, it recognizes that the memory supports EPP and reads the rest of the profile to determine what to set when EPP is enabled.

Byte 102
Determines the profile type. There are two options, 01h for full profiles or 00h for abbreviated profiles. I will only focus on full profiles in this article, since they allow the most tweaking options.

Byte 103
This byte determines two diffent settings: The profile that gives the highest performance, and which profiles are enabled.
When converted to binary, bits 0 through 1 determines the highest performance profile. 00b will be profile 0, 01b is profile 1, 10b is profile 2, and 11b is profile 3. When full profiles are used, there is only space for 2 profiles, while abbreviated profiles leave out some settings to allow the two extra profiles to fit.


The two full profiles fit in the remaining space. Profile 0 uses bytes 104 though 115, and Profile 1 uses bytes 116 though 127. The settings listed have byte numbers associated with profile 0, to make it profile 1, simply add 12 to the byte number.

Byte 104
Bits 0 through 6 determine the voltage to be used, bit 7 is the command rate. For 1T, bit 7 is set to 0b, while 2T sets bit 7 to 1b.
Voltage is slightly more complex, starting with 00h for 1.8v, incrementing 4h per 0.1v, up to 2.5v which is given by 1Ch.

Byte 105
This byte is split into 4 options:
Bits 0-1: Address Drive strength
Bits 2-3: Chip Select Drive strength
Bits 4-5: clock Drive strength
Bits 6-7: Data Drive strength
For the first two drive strengths, 1.0x is given by 00b, 1.25x is 01b, 1.5x is 10b, and 2.0x is 11b
The second two drive strengths, 0.75x is given by 00b, 1.0x is 01b, 1.25x is 10b, and 1.5x is 11b.

Byte 106
Bits 0-1 determine the DQS Drive strength, 0.75x is given by 00b, 1.0x is 01b, 1.25x is 10b, and 1.5x is 11b.

Byte 107
Bits 0-4 determine the Address/Command Fine Delay, no delay is 00h, 1/64clk is 01h, 2/64clk is 02h, up to 1Fh for 31/64clk
Bit 5 is the Address/Command Setup Time, 1/2clk is 00h while 1clk is 01h.

Byte 108
Bits 0-4 determine the Chip Select Fine Delay, no delay is 00h, 1/64clk is 01h, 2/64clk is 02h, up to 1Fh for 31/64clk
Bit 5 is the Chip Select Setup Time, 1/2clk is 00h while 1clk is 01h.

Byte 109
This byte determines the cycle time, measured in nanoseconds. To find the MHz given by a cycle time, divide 1000 by the cycle time. 2.5ns gives 1000/2.5 to get 400MHz.
Multiply the cycle time by 10 to find the hex value for the cycle time if there is only one decimal place: 1.8ns is 18h, 2.5ns is 25h, and so forth.
If more precision is needed, x.25ns = xAh, x.33ns = xBh, x.66ns = xCh, x.75ns = xDh, 0.875ns = xEh. For example, 1.875ns is 1Eh, 2.66ns is 2Ch, 4.25ns is 4Ah.

Byte 110
This byte determines the CAS latency. CAS latency is measured in clock cycles. CAS 3 is 08h, CAS 4 is 10h, CAS 5 is 20H and CAS 6 is 40h.

Byte 111
This byte determines the RAS to CAS delay, or tRCD. This value is measured in nanoseconds, and is converted into a clock value by dividing by the cycle time and rounding up. For example, 9ns at 333mhz (3ns) is 3clk.
This value is split up into two parts, bits 0:1 determine the decimal value, 00b is 0.00ns, 01b is 0.25ns, 10b is 0.50ns, 11b is 0.75ns. This value is added to the value determined by bits 2:7. To find the values of bits 2:7, convert the integer value of the latency into binary.
As an example, 10.5ns is split up to two parts: bits 0-1 are 10b, bits 2:7 are 001010b. Combining the two gives 00101010b, which is 2Ah.

Byte 112
This byte determines the Row Precharge, or tRP. The way this value is set is identical to tRCD.

Byte 113
This byte determines the Minimum Active to Precharge time, or tRAS. Simply convert the time in nanoseconds into a hexidecimal value. For example, 25ns becomes 19h.

Byte 114
This byte determines the Write Recovery time, or tWR. The way this value is set is identical to tRCD and tRP.

Byte 115
This byte determines the Minimum Active to Active/Refresh time, or tRC. The way this value is set is identical to tRAS.

Repeat all those settings but for bytes 116 to 127, and you have profile 2. For convenience, I have made up a little spreadsheet to make it easy to convert the desired settings into the values needed for the SPD. Just change the settings highlighted in blue, following the rules listed below both profiles, and the corresponding hex value will update automatically. Copy those values and paste into the correct spot with your favorite SPD editor (I use SPDTool 0.55) to update the SPD on the memory.
Flashing your SPD is dangerous, we are not responsible if you kill something

Now that we know way more than most will ever need to know about how EPP is set in the memory, we can move on to the performance it gives at various overclock levels.

[tanwatana]

แปลไม่ไหวหละครับ

[Nan]

รอรับส่วนบุญครับท่าน

[data_db2]

อันนั้นไม่ได้ไปยุ่งมันเลยอะครับ ไม่เป็นเหมือนกันเลย
ดูของผมที่ตั้งไว้ละกันครับ ปรับนิดหน่อยเอง ไม่ได้ไปยุ่งอะไรกับมันมากมาย

ไม่กล้าลอง กลัวแต๊บ

[data_db2]

แต่ ถ้าได้ ค่าที่แน่นอน โคตรแรง ครับ
เพราะเคยลองเอาค่าของ PQI ยัดใส่ Kington แรงกว่า Kington เดิมๆ ที่ปรับ 4-4-4-12
เซต ไปเรื่อย เองแล้วมัน แต๊บบบบบบบบ