Announcement

Collapse
No announcement yet.

TSMC ผู้นำด้าน R&D เผยปัญหาต่างๆในการผลิตอย่าง 40nm , High-k และ Litho

Collapse
X
 
  • Filter
  • Time
  • Show
Clear All
new posts

  • TSMC ผู้นำด้าน R&D เผยปัญหาต่างๆในการผลิตอย่าง 40nm , High-k และ Litho

    ที่มา http://www.biohazardclub.net/index.php/topic,221.0.html
    Shang-Yi Chiang, Senior Vice President of R&D ของ TSMC ออกมาชี้แจงเรื่องปัญหาต่างๆในงาน TSMC Japan Executive Forum ที่ Yokohama เมื่อเร็วๆนี้, รวมถึงปัญหาการผลิตที่ 40nm, high-k และ เทคโนโลยี 28nm กับ 22nm
    1. ปริมาณ Wafer ที่สามารถรองรับเทคโนโลยี 40nm
    Chiang อ้างว่า มีความต้องการใช้เทคโนโลยี 40nm ที่สูงมากในขณะนี้ เมื่อเทียบกับ generation ก่อนในกระบวนการผลิต ในขณะนี้ที่ Fab 12 พร้อมสำหรับการผลิตได้ 80,000 ชิ้นสำหรับ wafers ขนาด12นิ้ว ในแต่ละ quarter
    และหลังจากนี้ Fab 14 ก็จะพร้อมสำหรับ tape production ด้วยเทคโนโลยี 40nm และปริมาณ wafers ที่รองรับได้ถึงสิ้นปีก็อยู่ที่ 160,000 ชิ้น
    2. ปัญหาการผลิตด้วยเทคโนโลยี 40nm
    Chiang ยืนยันว่าปัญหาในเรื่องอัตราการผลิตของ 40nm ได้ถูกแก้ไขไปแล้วตั้งแต่ช่วงหลังครึ่งปีของปีที่แล้วและทางบริษัทได้เพิ่มปริมาณการผลิตเพื่อรองรับความต้องการที่มากขึ้นของลูกค้า
    นอกจากนี้เขายังกล่าวอีกว่าการปรับเปลี่ยนจาก 45 มาเป็น 40nm เป็นอะไรที่ท้าทายมากทั้งที่ตอนแรกเริ่มยังใช้ 193nm immersion อยู่เลยแต่ว่ามันก็เสี่ยงมากขึ้นทำให้เกิด Defect มากขึ้นตามมาด้วย TSMC เริ่มที่จะใช้ low-k material ในเจเนอเรชั่นที่ 2 ที่มีค่า k ที่ 2.5 ซึ่งแตกหักได้ง่ายพอเปลี่ยนมาใช้แบบ 40nm มันเลยดูท้าทายยิ่งกว่าเดิมอีก
    3. การผลิตที่ 28nm
    ที่ node แรกของ TSMC สำหรับ 28nm จะรู้จักในชื่อ 28 LP – ซึ่งมันเป็น poly gate และ silicon oxide nitrate version ส่วนการทำ mass production คาดว่าจะเริ่มต้นในช่วงสิ้นเดือนมิถุนายนปีนี้
    4.กระบวนการผลิต high-k และ metal gate
    28 HP จะเป็น high-k metal gate ที่มีประสิทธิภาพสูงและจะเริ่มเผยโฉมในเดือนกันยายนปีนี้และในอีก3เดือนถัดมาเราก็จะได้เห็น 28 HPL กัน
    5. แผนสำหรับ 22nm node
    TSMC มีแผนที่จะเผยเทคโนโลยี 22nm node ในอีก2ปีหลังจาก 28nm ซึ่งก็น่าจะเป็นช่วง Q3 ของปี 2012. ตัว original version จะถูก design ให้เป็น version ที่มีประสิทธิภาพสูง จากนั้นก็จะปล่อย version ประหยัดพลังงานออกมาอีกทีในช่วงสิ้น Q1 ของปี 2013
    6. Litho directions
    TSMC ยังคงใช้ 193 immersion ใน 2 pattern และหวังว่าจะเปลี่ยนไปใช้ EUV หรือ multiple e-beam direct write เมื่อมีความพร้อมและคุ้มทุน
    ดังนั้นบริษัทจึงต้องใช้เงินทุนจำนวนมากสำหรับเทคโนโลยีใหม่ๆอย่างอุปกรณ์สำหรับ EUV พร้อมกับ matched track ก็ปาไป 80 ล้านเหรียญ ($) แล้ว

  • #2
    ขอบคุณข้อมูลครับ

    Comment


    • #3
      เทคโนโลยีไปเร็วจนโรงผลิตจะพัฒนาไม่ทันแล้ว

      Comment


      • #4
        28nm ผลิตสิ้นเดือน มิ.ย. แล้วหรอ เดี๋ยวคงได้เห็นของใหม่อีกแล้วดิ

        Comment


        • #5
          รอดู 28nm ว่าจะเจ๋งมากมายแค่ไหน

          Comment


          • #6
            tsmc ผลิตไม่ทัน ก้ให้บริษัท อื่นผลิต เอิ๊กๆ

            Comment


            • #7
              ประเทศไทยทำไมมันอากาศร้อนแบบนี้นะ พอได้อ่านข่าวITก็ช่วยทำให้สดชื่นขึ้นมาได้บ้าง ขอบคุณมากๆครับ

              Comment


              • #8
                ผมขอซื้อ ทรานซิสเตอร์ ขนาด 40 nm หน่อย^^
                อยากรู้จังว่ามันเล็กขนาดไหน แค่วัตถุขนาด 0.1mm ผมก็มองแทบจะไม่เห็นละ

                Comment

                Working...
                X