![](http://img.in.th/images/86b09ce93b3230f99651b26e497a891a.jpg)
หลังจากพี่น้องรอคอยกันมานานแสนนาน กับ Intel Cannonlake CPU นับจากปี 2016 ก็เลื่อนแล้วเลื่อนอีก วันนี้่มาแล้วครับ Cannonlake CPU
มาพร้อมกับขุมพลังอย่างเหนือชั้น พบกับ Core i3 8121U Intel First Cannonlake CPU กับข้อมูลที่น่าตกใจที่หลายๆ คนอาจจะคาดไม่ถึงว่า
CPU i3 สนับสนุนชุดคำสั่ง Intel AVX512 ที่มีใน Skylake X/SP ทั้งหมด แถมยังเพิ่มเข้ามาอีก 3 คำสั่งสำคัญคือ Intel AVX512 IFMA และ
Intel AVX512 VBMI และ SHA ที่มีใน AMD Ryzen กินรวบทุกอย่าง ตั้งแต่ i3 U Mobile ถึง Extreme ในแพลตฟอร์ม 2066*
![Smellie Cool](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_cool.gif)
![](http://img.in.th/images/29275722655bfa0de7083fd6b6c9bdc8.jpg)
และนี่คือข้อมูลทางเทคนิคอย่างเป็นทางการจากอินเทลยืนยันถึงการสนับสนุนชุดคำสั่ง AVX512
https://ark.intel.com/products/13686...up-to-3_20-GHz
ล่าสุดได้มีพี่น้องเราได้ทดสอบ Dump Processor Instruction set ของ CPU รุ่นนี้ได้ผลลัพธ์ดังภาพ
![Smellie Cool](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_cool.gif)
![Smellie Cool](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_cool.gif)
![Smellie Cool](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_cool.gif)
![](http://img.in.th/images/4d1b3618e11a24a508b4ceea3c94d506.jpg)
Cannonlake CPU ID 60663
32 KB 512-bit L1 data cache เท่า Skylake/Kabylake/Coffeelake/Skylake X/SP 8-way set associative
+ New 32KB 512-bit Instruction-Set cache 8 way set associative
+ New 256KB 512-bit data L2 cache 4-way set associative
+ New 4096KB 512-bit data L3 cache 16-way set associative
+ New Intel AVX 512 F/CD/DQ/VL/BW/IFMA*/VBMI*
+ New SHA (AMD Ryzen microarchitect)
+ New 512-bit Ringbus Interconnect (All 64 Byte line cache)
ผลจากการถอดชุดคำสั่งด้วย CPU instruction dump ทำให้เราสามารถอธิบายความแตกต่างของสถาปัตยกรรม Cannonlake ที่มีเหนือกว่า สถาปัตยกรรมของ
Skylake/Kabylake/Coffeelake ได้ดังแผนภาพ
สถาปัตยกรรม Skylake/Kabylake/Coffeelake
![](http://img.in.th/images/509738c2dd23ef2233aa1a6c49e4f21a.jpg)
์NEW !!! สถาปัตยกรรม Cannonlake 10nm
![](http://img.in.th/images/941a6438a8f9eb38e17257b56d8e2d8c.jpg)
ส่วนเปลี่ยนแปลงที่สำคัญคือ L1 instruction cache และ L3 cache จะเปลี่ยน data bus จากเดิม 256 บิต (32B/cycle)
เป็น 512 บิต (64B/cycle) เทียบเท่า Skylake SP/X เลยทีเดียว เพื่อรองรับชุดคำสั่ง AVX512 ทั้งหมดเต็มรูปแบบ
สถาปัตยกรรม Skylake/Kabylake/Coffeelake
![](http://img.in.th/images/ce3e260a5153c05fa3f595333c483599.jpg)
NEW !!! สถาปัตยกรรม Cannonlake 10nm
![](http://img.in.th/images/6db62c55396043e3c56fb76354da0f24.jpg)
การเปลี่ยนแปลงครั้งใหญ่สู่ยุค 512-bit Ringbus Interconnect สมบูรณ์แบบจะทำให้สถาปัตยกรรมใหม่นี้มีแบนด์วิธ
ในการเชื่อมต่อเพิ่มขึ้นจากเดิมมหาศาล เมื่อเทียบกับ ZEN Microarchitect จาก AMD ที่ยังคงจำกัด databus ที่
256-bit interconnect ในปัจจุบัน การเปลี่ยนแปลงครั้งนี้จะทำให้อินเทลนำ***งไปอีกหลายช่วงตัวทีเดียวครับ
สถาปัตยกรรม Skylake/Kabylake/Coffeelake
![](http://img.in.th/images/eb6e12c1a392cc329ac7f1ec72fd0b16.jpg)
NEW !!! สถาปัตยกรรม Cannonlake 10nm
![](http://img.in.th/images/758168aa961a031ad7291eee34edd308.jpg)
งานนี้ AMD หนักแน่ครับพี่น้องทุกท่าน ไอ้ปืนใหญ่มหาโหดมาโปรดแล้วครับ
![Smellie Lol](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_lol.gif)
![Smellie Lol](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_lol.gif)
![Smellie Lol](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_lol.gif)
![Smellie Lol](https://forum.overclockzone.com/forums/core/images/smilies/smellies/smellie_lol.gif)
Comment