Announcement
Collapse
No announcement yet.
บ้าไปแล้วววผม...ชอบทำอะไรไม่เหมือนชาวบ้าน อิอิ
Collapse
X
-
Disabling adjacent sector prefetch on Intel? Pentium? 4 processor-based systems can reduce bus traffic.
ทั้งสอง Feature นี้มันเนื่องมาจากสถาปัตยกรรม Netburst Architect ของ Pentium 4 ครับ สำหรับ Hardware Prefetch เลือก Enable ครับ ส่วน Adjacent Cache-Line Prefetch
นั้นควรจะ Disable ไปเพื่อลด traffic ของระบบบัสครับ ตามข้อความข้างต้น สรุปง่ายๆ คือเลือก Hardware Prefetch ให้เป็น Enable ส่วน Adjacent Cache-Line Prefetch ให้เลือก Disable
คร้าบ.
Processors based on the Intel Core Microarchitecture also expose two prefetch mechanisms through the BIOS. These are called the Data Prefetch Logic (DPL) and L2 Streaming Prefetch. This paper uses the terms "Data Prefetch Logic" and "Hardware Prefetch" interchangeably. It also uses the terms "L2 Streaming Prefetch" and "Adjacent Cache Line Prefetch" interchangeably.
?Data Prefetch Logic: The DPL prefetch mechanism is similar to the hardware prefetch mechanism provided by the Intel NetBurst? microarchitecture. This prefetch mechanism fetches streams of instructions and data from memory to the unified second-level cache upon detecting a stride.
?L2 Streaming Prefetch: L2 Streaming Prefetcher, like the Intel NetBurst? microarchitecture's Adjacent Cache Line Prefetch, fetches adjacent 64-byte cache line.
มายุค Core Microarchitect เปลี่ยนชื่อใหม่ดังว่า แต่หลักการคือเก่าคร้าบ
Last edited by Comlow; 27 Jan 2012, 10:28:13.
Comment
-
Last edited by Comlow; 27 Jan 2012, 10:30:39.
Comment


Comment