Tweet
Originally posted by Comlow
View Post
ไม่ต้องกังวลใจไปครับ Intel มีแผนรองรับไว้แล้วทุกอย่าง ถ้างบประมาณไม่ใช่ปัญหา
รอพบระดับ 100+ Core ได้ไม่นานเกินรอ พร้อม DDR5 PCIE 5.0 และ คำสั่งใหม่ๆ Intel AMX ปีหน้า
ภายใต้เทคโนโลยี 10+ nm SuperFin และมาตรฐานการเชื่อมต่อใหม่ Intel CXL Interconnect ตอนนี้
ข้อมูลยังติด NDA เล็กน้อย เลยยังไม่สามารถเปิดเผยได้ละเอียดนัก แต่บอกได้เลยครับว่า สนุกแน่ตั้งแต่เดือน
กันยายน 2563 เป็นต้นไป สำหรับ RYZEN ทั้งหลายชาว Intel มองข้ามไปได้เลยครับท่าน
Intel เปิดตัวมาตรฐาน CXL ต่อยอด PCIe Gen 5 เชื่อม CPU, GPU, FPGA และ Network ถึงกันด้วยความเร็วสูง
March 11, 2019 CPU, FPGA, GPU, Intel, Products, Server, Server and Storage
Intel ได้ร่วมมือกับ Alibaba, Cisco, Dell EMC, Facebook, Google, Hewlett Packard Enterprise, Huawei และ Microsoft ก่อตั้ง Consortium เพื่อพัฒนาเทคโนโลยีใหม่ Compute Express Link (CXL) เพื่อใช้เชื่อมต่อระหว่าง CPU และตัวเร่งการประมวลผลโดยเฉพาะ แก้ไขปัญหาคอขวดที่กำลังเกิดขึ้นในการประมวลผลประสิทธิภาพสูงในปัจจุบัน
Credit: Intel
Intel นั้นเป็นผู้พัฒนาเทคโนโลยีที่อยู่เบื้องหลัง CXL นี้ และมอบให้กับ Consortium เพื่อให้เกิดการพัฒนาต่อยอดและร่างมาตรฐานกลางร่วมกัน โดย CXL นี้ถูกพัฒนาขึ้นโดยมีวัตถุประสงค์หลักเพื่อให้ CPU สามารถเชื่อมต่อกับตัวเร่งการประมวลผลด้วยประสิทธิภาพในระดับสูง และปลายทางนั้น CXL ต้องการที่จะทำให้ CPU และตัวเร่งการประมวลผลนี้สามารถใช้งานหน่วยความจำหรือ Memory กลางร่วมกันได้ ซึ่งจะทำให้การประมวลผลประสิทธิภาพสูงนี้สามารถลด Overhead และ Latency ลงไปได้อีกมาก ด้วยการใช้เทคโนโลยีจาก PCI Express Gen 5 เป็นฐาน
การมาของ CXL นี้จะช่วยให้ Appliction อย่างระบบ AI, Compression และ Encryption สามารถทำงานได้อย่างมีประสิทธิภาพมากยิ่งขึ้น เพราะระบบเหล่านี้ต่างก็มีผู้ที่พัฒนา Hardware สำหรับประมวลผลเฉพาะทางขึ้นมาแล้วเพื่อช่วยลดภาระของ CPU ลงไปนั่นเอง
มาตรฐานแรกของ CXL คาดว่าจะถูกร่างจนแล้วเสร็จและเปิดให้กับสมาชิกของ Consortium ภายในครึ่งแรกของปี 2019 นี้ และผลิตภัณฑ์ของ Intel ที่จะรองรับ CXL เองก็คาดว่าจะเปิดตัวในปี 2021 สำหรับผลิตภัณฑ์กลุ่ม Data Center อย่าง Intel Xeon, FPGA, GPU และ SmartNIC
การพัฒนาเทคโนโลยีและส่งต่อให้อุตสาหกรรมนี้เป็นสิ่งที่ Intel เข้าไปทำมาโดยตลอดอยู่แล้ว ตั้งแต่ USB และ PCIe ไปจนถึงเมื่อเร็วๆ นี้ที่ Intel เองก็ได้มอบเทคโนโลยีของ Thunderbolt Protocol ให้กับ USB Promoter Group
March 11, 2019 CPU, FPGA, GPU, Intel, Products, Server, Server and Storage
Intel ได้ร่วมมือกับ Alibaba, Cisco, Dell EMC, Facebook, Google, Hewlett Packard Enterprise, Huawei และ Microsoft ก่อตั้ง Consortium เพื่อพัฒนาเทคโนโลยีใหม่ Compute Express Link (CXL) เพื่อใช้เชื่อมต่อระหว่าง CPU และตัวเร่งการประมวลผลโดยเฉพาะ แก้ไขปัญหาคอขวดที่กำลังเกิดขึ้นในการประมวลผลประสิทธิภาพสูงในปัจจุบัน
Credit: Intel
Intel นั้นเป็นผู้พัฒนาเทคโนโลยีที่อยู่เบื้องหลัง CXL นี้ และมอบให้กับ Consortium เพื่อให้เกิดการพัฒนาต่อยอดและร่างมาตรฐานกลางร่วมกัน โดย CXL นี้ถูกพัฒนาขึ้นโดยมีวัตถุประสงค์หลักเพื่อให้ CPU สามารถเชื่อมต่อกับตัวเร่งการประมวลผลด้วยประสิทธิภาพในระดับสูง และปลายทางนั้น CXL ต้องการที่จะทำให้ CPU และตัวเร่งการประมวลผลนี้สามารถใช้งานหน่วยความจำหรือ Memory กลางร่วมกันได้ ซึ่งจะทำให้การประมวลผลประสิทธิภาพสูงนี้สามารถลด Overhead และ Latency ลงไปได้อีกมาก ด้วยการใช้เทคโนโลยีจาก PCI Express Gen 5 เป็นฐาน
การมาของ CXL นี้จะช่วยให้ Appliction อย่างระบบ AI, Compression และ Encryption สามารถทำงานได้อย่างมีประสิทธิภาพมากยิ่งขึ้น เพราะระบบเหล่านี้ต่างก็มีผู้ที่พัฒนา Hardware สำหรับประมวลผลเฉพาะทางขึ้นมาแล้วเพื่อช่วยลดภาระของ CPU ลงไปนั่นเอง
มาตรฐานแรกของ CXL คาดว่าจะถูกร่างจนแล้วเสร็จและเปิดให้กับสมาชิกของ Consortium ภายในครึ่งแรกของปี 2019 นี้ และผลิตภัณฑ์ของ Intel ที่จะรองรับ CXL เองก็คาดว่าจะเปิดตัวในปี 2021 สำหรับผลิตภัณฑ์กลุ่ม Data Center อย่าง Intel Xeon, FPGA, GPU และ SmartNIC
การพัฒนาเทคโนโลยีและส่งต่อให้อุตสาหกรรมนี้เป็นสิ่งที่ Intel เข้าไปทำมาโดยตลอดอยู่แล้ว ตั้งแต่ USB และ PCIe ไปจนถึงเมื่อเร็วๆ นี้ที่ Intel เองก็ได้มอบเทคโนโลยีของ Thunderbolt Protocol ให้กับ USB Promoter Group
แค่สภาปัตยกรรม CHIPLET ของ INTEL มัน มันไม่ได้ลับอะไรหรอก นั่งอ่าน HIGLIGHT HOT CHIP ที่ RAJA มาพูดเรื่อง XE ก็รู้แล้ว INTEL มันเพิ่งกลับตัวได้ว่าที่ทำๆอยู่นี้มันแข่งกับคู่แข่งที่ใช้ CHIPLET และ OPTMISED เข้าที่แล้วไมไ่ด้
ที่มันต้อง REFRESH ซ็ำซากผ่าทางตัน 18 CORE-28 CORE ไม่ได้ก็แบบนี้แหละ ผมรู้นานแล้ว เตะให้หยุดฟังหลายรอบแล้ว ไม่ฟังเอง มัวแต่ท่องล้าหลังๆๆๆๆๆๆๆๆๆๆๆๆๆๆๆ อยู่นั่นแหละ INTEL นั่นแหละที่ล้าหลัง
ทุกวันนี้มีแค่ AVX ให้เสพ AIDA หลอกตัวเองไปวันๆแค่นั้นแหละ ฝั่งนู้นเค่าไปคุยจะทำ EPYC-128 CORE กันแล้วใน ROADMAP LEAK น่ะ เพิ่งจะมาพูดเรื่อง 100 Core+ มันช้าไปแล้ว
ป่านนี้คนนั่งอ่าน DEEPDRIVE RYZEN ที่พี่แปะ ป่านนี้เค้ารู้แล้วว่า
- FMA 512 มันทำงานกับ 256 INSTRUCT แล้วมันห่่วยกว่า 256+256 เพราะ REGISTER มันแยกได้ และมันทำงานได้ดีกว่าถ้า MIX-256/512 และถ้ามี 128 หลุดมาก็ดีกว่า FMA512
- โครงสร้าง fma ของ ryzen มันพร้อมรองรับ avx512 แล้ว และจะใส่ 4xfma256 ให้เท่ากับ xenon เมื่อไหร่ก็ได้ รอ intel มันเลิกใส่ คำสั่งใหม่ๆไร้สาระเมื่อไหร่ ก็ทำได้เลย ที่ไม่ทำเพราะแค่มันยังไม่นิ่งเฉยๆ และ ถ้า ai ยังไปทาง tensor กับ cuda แบบนี้ ก็ไม่จำเป็น ใส่ fma มาเฉยๆก็ได้ ผลมันก็แรงเท่ากัน
- เค้ารู้แล้วว่า ไอ้ที่ไปบอก AMD COPY น่ะมันมโน โครงสร้างไปกันละทางเลย มีแค่ X86 Instruction เหมือนๆกัน
- RINGBUS นั่นก็ตัวปัญหาที่ทำให้ติดกับดัก MONOLITHIC และ NODE DEFECT มันถึงทำ 10nm ได้แค่ 4 core มาตั้งแต่ GEN10 ถึง TIGERLAKE U เนี่ย
- RYZEN LATAENCY มันเยอะทั้งๆที่ CACHE เบ้อเริ่ม เพราะมันต้องทำ CACHE MIRORING เลยต้องมีขั้นตอนการ Mirroring และ ERASE CACHE ไม่งั้นมันทำงานขนานกันระหว่าง CCX ช้า
- ผลของ CACHE MIRORING ทำให้ RYZEN จำเป็นต้องมี SMT เพื่อช่วยเพิ่มความเร็วในการลบ ทิ้ง และจำนวน CORE ต่อ CCX ยิ่งเยอะยิ่งดี พวก R5-3600 มันถึงแรงน่าใช้กว่า 3100
- GEN หน้า เพราะ DEFECT ของ NODE 7nm TSMC มันลดลงมามากก็เชื่อม CACHE BLOCK ได้ มันก็ลด MIRORING ลงไป มันก็ทำให้ IPC เพิ่มเข้ามา 5% แล้ว
ที่มาพร่ามเรื่อง COPY SKYLAKE นั่นแกมโนไปคนเดียวแหละ คนทั้งโลกเค้าไม่คิดแบบนั้นหรอก แค่นี้แหละ MOD มาเครียห้องแล้ว ไม่อยากอาละวาด ตอนนี้จะใช้ชีวิตเงียบๆแบบเดิมซะที
เบื่อสอนกระบือแล้ว เอ้าไครอยากอวยแบบวันเก่าๆเชิญตามสบายนะ
มันไม่ได้ลับอะไรหรอก ถ้าอ่านข่าวหลายช่องจริง และมีความรู้เรื่อง HW จริงๆสักหน่อย มันพอรู้แล้วว่าไครจะทำอะไรน่ะ
Comment