New Tigerlake CPU (Willow Cove Microarchitect) Update from CES 2020

[aotshooter]

บางทีถ้าเธอยอมใจเย็นๆและฟังฉันสักหน่อย

[Comlow]

ผมว่าลุง comlow เอาเวลาไปทำอย่างอื่นเถอะน่าจะได้ประโยชน์มากกว่า

เห็นจะต้องอย่างท่าน Hanggar แนะนำครับผม

[ssk]

มีคนมาเชียร์ให้เผ่นแล้ว

[Hangger]

ผมว่าลุง comlow เอาเวลาไปทำอย่างอื่นเถอะน่าจะได้ประโยชน์มากกว่า

[ssk]

-

[Comlow]

ไปเถียง WIKI โน่นน้อง........................
อันนี้มัน Instruction SUBSET ไม่ใช่ตาราง Instruction
ถ้าระดับอาจารย์เค้าดูตารางโน้นน้อง บอกแล้ว คิดว่าผิดไปเถียงวิกิให้ชนะเถอะ

แถมเป็น Present จาก Power point มั้ง รูปนี้มันแค่เปลือกครับ
ผมพาลงไปดูที่แก่นของเทคโนโลยีเลย


พี่บอกแล้วน้องมันมีแต่เปลือก ที่เอา Presskit ที่แจกนักข่าวตามเว็บ
มาใช้น่ะ พี่ถึงต้องไปช้าๆไง มันจะได้ไม่มั่ว และพี่ไปข้างหน้าตลอดนะครับ
อย่า Recycle มุขเด้................. มันน่าเบื่อนะ
ความรู้น้องมีแค่ Presskit นี่แหละ เดี๋ยวตอนบอกว่ามันวิ่งเข้า FMA LANE ยังไง มันจะยิ่งเห็นจ๊ะ

ถึงบอกไงถ้ามีแค่นี้อย่ามาพูดว่าสอนผมเลย คนอย่างคุณเป็นครูผมไม่ได้หรอก จริงๆ

555+ ผมบอกแล้วหลายครั้งคุณคือเด็กน้อยกำลังโตจริงๆ

ตกลงระหว่าง Wikipedia เป็นผู้ผลิต CPU หรือ Intel ผลิต CPU ครับ?
คุณเชื่อ Wikipedia เป็นสรณะเลยเชียวหรือ ?

นี่ละน้าเด็กก็คือเด็กวันยังค่ำ ขนาดผมเอาข้อมูลมาให้คุณดูระดับ NDA ของ Intel คุณยังคิดว่า Wikipedia น่าเชื่อถือกว่า Intel
โอ้พระเจ้าช่วยพี่น้องทั้งหลาย คุณยังไม่รู้เลยว่า Wikipedia ใครเขียนข้อมูลให้คุณอ่าน ใครบ้างผิด ใครบ้างถูก

แต่นี่ผู้ผลิตเขาทำเอกสารมาสื่อสารบรรดา Developer ทั่วโลกทั้ง Microsoft Apple Autodesk Adobe ...etc. ล้วนได้รับ
ข้อมูลตามนี้ในการพัฒนา OS และ Application สนับสนุน

คุณไม่เชื่อ ผมก็จนปัญญาจะอธิบายต่อไปได้แล้วล่ะ

อย่าว่าแต่คุณคิดอยากเรียนกับผมเลย แค่คุณยื่นใบสมัครผมยังคิดหนักเลยนะเนี่ย คุณยังแยกแยะไม่ออกว่าอันไหนสำคัญกว่าอันไหน
Wikipedia เขาก็อ้างอิงจากเอกสารจาก Intel นี่ละครับ คุณดู reference ข้างล่างสิ เขานั่งเทียนแบบคุณ SSK สะเมื่อไหร่ ?

[ssk]

ไปเถียง WIKI โน่นน้อง........................
อันนี้มัน Instruction SUBSET ไม่ใช่ตาราง Instruction
ถ้าระดับอาจารย์เค้าดูตารางโน้นน้อง บอกแล้ว คิดว่าผิดไปเถียงวิกิให้ชนะเถอะ

แถมเป็น Present จาก Power point มั้ง รูปนี้มันแค่เปลือกครับ
ผมพาลงไปดูที่แก่นของเทคโนโลยีเลย


พี่บอกแล้วน้องมันมีแต่เปลือก ที่เอา Presskit ที่แจกนักข่าวตามเว็บ
มาใช้น่ะ พี่ถึงต้องไปช้าๆไง มันจะได้ไม่มั่ว และพี่ไปข้างหน้าตลอดนะครับ
อย่า Recycle มุขเด้................. มันน่าเบื่อนะ
ความรู้น้องมีแค่ Presskit นี่แหละ เดี๋ยวตอนบอกว่ามันวิ่งเข้า FMA LANE ยังไง มันจะยิ่งเห็นจ๊ะ

ถึงบอกไงถ้ามีแค่นี้อย่ามาพูดว่าสอนผมเลย คนอย่างคุณเป็นครูผมไม่ได้หรอก จริงๆ

[Comlow]

งั้นคุณผิด ผมถึงบอกให้ไปดู ตาราง SIMD+Register table แล้วยังไม่ไปดูน่ะนะ
จริงๆถ้าคุณเห็นคุณก็รู้แล้วว่าผมไปยกมาจาก Wikipedia เพราะใน Wikichip มันไม่มี
Regiter table กับ SIMD SUBSET
https://en.wikipedia.org/wiki/AVX-512
เอาเป็นว่าคุณไม่เข้าใจเรื่อง register กับ SIMD จริงๆ เดี๋ยวพรุ่งนี้ผมคงมาต่อยาวๆ
เพราะตรงนี้มันจะไปพัวพันหลายตัว เอาเป็นว่าถ้าคุณพูดเรื่อง Decode ให้ผมฟังมาทีนึงแล้ว
อย่างงล่ะ

ที่ต้องจัดการเรื่อง FusePort ก่อน เพราะเรื่อง Execute Lane นั่นแหละ
ผมไม่ได้ติดใจอะไรหรอก ออกจะรำคาญด้วยซ้ำเพราะคุณเล่นท่องมาตอบซ้ำๆตั้ง 5-6 รอบ หลังจากผมแปลให้แล้วน่ะนะ

ไปต่อซะที ขี้เกียจดูหนังขายยาจะแย่

( แปะรูปไม่ได้แฮะ ไครบอกทีทำไง จะวาง Link รูปลงไปได้เนี่ย เกี่ยวกับขนาดรึเปล่า เพราะมันต้องใช้อีกเยอะเลย )

ตามตาราง REGISTER นั่น

Zmm แต่ละตัวมันกว้างแค่ 8BITS แต่มี 32 ตัว 8x32 = 256 Bits ผมถึงบอกว่าคุณผิด และ ต้องย้ำ เพราะมันไม่มีตัวใหนยาวกว่า 256 ครับ
Xmm แต่ละตัวกว้างแค่ 4 ฺBits มี 32 ตัส 4x32 = 128 ฺBits
Ymm แต่ละตัวกว้างแค่ 4 ฺBits มี 32 ตัส 4x32 = 128 ฺBits
ผมถึงเขียน Block Diagram แบบนี้ไง
คือ REGISTER AVX512 น่ะ มันจะเป็น [( z0-Z31)+(X0-31)+(Y0-31)] > [ 256+128+128 ]

ผิดไปเถียววิกิ ไม่ต้องมาเถียงผม

เพราะตาราง SIMD AVX มันก็จะมีคำสั่ง 128-256-512 ตาม Step นั่นแหละ หวังว่าคงไม่ลืม
และคงไม่ลืมอะไรที่พูดๆไว้นะ

AVX128 = Ymm0-Ymm31 = 128 BITS
AVX256 = Xmm0-Xmm31 + Ymm0-Ymm31 = 128+128
AVX512 = Zmm0-Zmm31 + Xmm0-Xmm31 + Ymm0-Ymm31 = 256+128+128 ครับ

ผิดไปเถียงวิกิครับ

จากตรงนี้ Zmm0-Zmm31 ยาวตัวละ 512 BIst มายังไง?

กินยาผิดซองหรือเปล่าครับถามจริง คุณดูไม่เป็นจริงๆ เหรอ ความกว้างรีจิสเตอร์
เอ้านี้เผื่อจะตื่นจากมโนดีขึ้นนะครับ


ความกว้างของ ZMM0-ZMM31 มันเป็น 512-bit ครับท่าน ชัดเจนนะครับ

[ssk]

-

[Comlow]

ผมบอกไปแล้วในความเห็นก่อนๆ หาดูสิครับ ไม่ไกลหรอกในหน้านี้ล่ะ

พิมพ์บ่อยแล้วครับ พักจิบน้ำชาแป๊บ เอาของดีมาอวดดีฝ่า นี่ของใหม่ถอดด้ามเลยล่ะ



https://browser.geekbench.com/v5/cpu/1058208

ลองเทียบกับ CPU รุ่นอื่นๆ ดูละกัน ให้คุณชมก่อนใครเลยนะเนี่ย

Willowcove Microarchitect นี้ในส่วน L1 cache จะเหมือน Sunny Cove ทุกอย่าง
แต่ L2 cache เพิ่มจาก 512KB ต่อ Core เป็น 1.25MB ต่อ Core และ L3 cache เพิ่มเป็น 3MB ต่อ Core แค่ 2.3GHz
เบาๆ เป่า Ryzen กระจายหลายรุ่นน่ะครับ

[ssk]

ไม่ต้องขายยาครับ เอาดีๆ อย่าโอ้เอ้

คุณจะบอกว่า ZMM แต่ละตัวกว้าง 512 ใช่มั้ย?
Zmm0 กว้าง 512 ใช่มั้ย?
Zmm1 กว้าง 512 ใช่มั้ย?
.
.
Zmm31 กว้าง 512 ใช่มั้ย?

ใช่ไม่ใช่ก็ว่ามา จะได้ไปต่อ
ให้ดี ย้อนกลับไปอ่าน SIMD กับ Register Table ทำความเข้าใจก่อนดีมั้ย หืม?
แปะไว้นานแล้วนะ นอกจากให้คุณดู ก็จะได้ไปทำความเข้าใจคร่าวๆก่อน
https://www.overclockzone.com/forums...1#post76878165

[Comlow]

555+ จะเล่นมุกไหนอีกน้อ หนูน้อย เอาเวลาไปทำการบ้านไป๊ ค่อยๆ เรียนก็ไม่สายหรอก
อยากรู้ความจริงๆ แบบส่วนตั๊วส่วนตัว ซื้อ Skylake X หรือ Icelake Notebook มาใช้แล้วลองเองเลยดีกว่า
สะใจกว่า ผิดพลาดยังไงไม่หน้าแตก ดีกว่ามาถามผมเรื่อยๆ ลองของจริงเลยครับ

นี่ไงกำลังราคาน่าสนใจเอานี่ แนะนำเลยรุ่นนี้เบาด้วย สาวกรี๊ดรับรองได้

20990 บาทเท่านั้น ผ่อนได้อีกตะหากกับเสี่ยจิ๊บ และร้านคอมชั้นนำ

ลองดู ลองดู ลองดู ถ้าอยากฮู้ดีก็ต้องลองดู จ้า

[ssk]

-

[Comlow]

ท่าน comlow อดทนดีจริงๆครับ ต้องอธิบายยืดยาวซะขนาดนี้

ต้องขออภัยทุกท่านด้วย เขาติดยึดกับ AMD เราจะสอนให้เข้าใจสถาปัตยกรรมทาง Intel
เขาก็ยังไปยึดกับ AMD แบบที่ท่านโหงพรายเห็นนั่นล่ะ เดี๋ยวคงปล่อยมุกออกมาอีก

[โหงพราย]

ท่าน comlow อดทนดีจริงๆครับ ต้องอธิบายยืดยาวซะขนาดนี้