New Tigerlake CPU (Willow Cove Microarchitect) Update from CES 2020

[Dasd]

ท่าน ssk เวลาท่านได้ประลองยุทธ์ กับ ท่าน Comlow เสร็จแล้ว
อย่าลืมสรุป แบบท่าน นกแสก น่ะ ครับ

(เสริม) วิธีสร้างภาพให้ตัวเองดูเทพในเว็บบอร์ด IT
1. พูดเรื่องที่ดูหวือหวาเรียกความสนใจ
2. แสดงความมั่นใจ ตอกย้ำเนื้อหาที่พูด แม้มันจะน่าเคลือบแคลง และไม่เคยปรากฎเป็นข่าวในสื่อ IT ระดับโลกรายไหนเลยก็ตาม
3. เมื่อมีคนเริ่มซักถาม ก็แปะเนื้อหาหรือไดอะแกรมยากๆซึ่งคนส่วนใหญ่ดูไม่รู้เรื่อง โดยวางท่าให้ดูน่าเชื่อถือ เสมือนเข้าใจมันอย่างแจ่มแจ้ง
4. เมือมีคนเริ่มสงสัยและซักถามลงลึก ก็ตอบกลับด้วยวลีพื้นๆ "เรื่องง่ายแค่นี้ก็ไม่รู้" "ดูเอาเอง เข้าใจไม่ยาก" "ดูตามลูกศร" โดยบ่ายเบี่ยงจะตอบคำถามอันเสี่ยงจะทำให้ตัวเอง "ปล่อยไก่"

[zux]

[ssk]

-

[ssk]

ท่าน ssk เวลาท่านได้ประลองยุทธ์ กับ ท่าน Comlow เสร็จแล้ว
อย่าลืมสรุป แบบท่าน นกแสก น่ะ ครับ

และจากที่ถามผมนะครับ ผมเจอ 1 อย่างแล้ว
คือห้องนี้บ้าผลเทส บูชาโปรแกรม BENCHMARK แบบที่ห้องนู้นเค้าว่าจริงๆ ดูแค่สิ่งที่ต่ท COMLOW แกเอามาเล่นกับผมก็ว่าใช่แล้วล่ะ

[Comlow]

555+ โอยผมอ่านแล้วขำในความไร้เดียงสาของคุณจริงๆ คำถามนี้แสดงให้เห็นถึงความอ่อนแอในพื้นฐานด้านสถาปัตยกรรม CPU อย่างรุนแรง
ไม่น่าเชื่อว่าคุณ SSK จะถามผมเรียกเสียงฮาแต่ไก่โห่ อีกแล้ว หลังจากปล่อย KFC 3 ชิ้นมาให้เพื่อนๆ ชาว Intel ได้ฮากันท้องคัดท้องแข็งไป
เมื่อวาน 3 มุกเต็มๆ เริ่มเช้ามาวันใหม่ก็ปล่อย KFC ตัวใหญ่เบ้อเริ่มอีกแล้วครับทุกท่าน

ผมถามกลับล่ะ จากตรงนี้
https://www.overclockzone.com/forums...1#post76871799
สำหรับ AVX512 นั้นคงจะไม่เกิดเหตุการณ์ Pipeline Stalled แบบที่ท่านได้กล่าวมา เพราะระบบเขามี Masked Register แก้ไขปัญหานะครับผม นอกจากนั้น CPU Skylake X มีชุด FMA 512-bit จำนวน 2 ชุดทุกรุ่น
จึงสามารถประมวลคำสั่ง AVX512 ได้ 2 ชุดต่อรอบสัญญาณนาฬิกา การทำงานระบบ Intel Hyperthreading
กับ AVX512 ก็เลยไม่มีปัญหาที่ท่านกล่าวถึงนะครับ

แต่ทำไม Instuction Fect ทำหน้าที่จัดการคำสั่ง แบบที่คุณว่า ถึงมีขนาด Wide 256 แต่เอาไปทำงานกับ AVX 512 ที่กว้างกว่าล่ะ

ก่อนอื่นนะครับ Instruction Fect ไม่มีในสาระบบสถาปัตยกรรม CPU นะครับ มีแต่ Instruction Fetch ครับ

สิ่งที่คุณสงสัยคือ ทำไม Instruction Fetch ถึงมีขนาด Wide 256 แต่เอาไปทำงานกับ AVX512 ที่กว้างกว่าล่ะ?
MASK REGISTER กับคำสั่ง AVX512 BITS มันมุดเข้า FECT 256 ฺฺBits ยังไง? ถูกไหมครับ

ก่อนจะตอบคำถามที่สำคัญนี้ ผมต้องขออภัยแฟนๆ AMD ทั้งหลายด้วยนะครับ ที่อาจจะต้องชี้ให้เห็นถึงความล้าหลังของสถาปัตยกรรมบางส่วนของ
Ryzen อย่างชัดเจนในคำถามนี้

สำหรับ Instruction Fetch ของ AMD และ Intel นั้นมีขนาดความกว้างที่แตกต่างกัน ของ AMD Ryzen จะมี Instruction Windows Wide 32Byte หรือ 256-bit
ในขณะที่ Instruction Windows ของ Intel ตั้งแต่สถาปัตยกรรม Skylake Microarchitect ในปี 2012 เป็นต้นมาตรงนี้จะกว้าง 64Byte หรือ 512-bit นะครับ ดังนั้น
การส่งผ่านข้อมูลคำสั่งตรงนี้ฝั่ง Intel ที่เป็นคำสั่ง Intel AVX 512 ทั้งแบบ Scalar และ Vector จะสามารถส่งผ่าน Instruction Fetch ได้อย่างสบาย ไม่ต้องมุดแบบ
Ryzen ดังที่ท่าน SSK กล่าวมานะครับ ท่านอาจจะลองศึกษาสถาปัตยกรรม Skylake ดูอีกทีได้จากที่นี่ครับ

อ้างอิงจาก https://en.wikichip.org/wiki/intel/m...ylake_(client)

อันนี้ผมก็อดเห็นใจท่าน SSK และบรรดาผู้ใช้ Ryzen บ้านเราทุกท่านอย่างเสียไม่ได้ที่ AMD มาพัฒนา ZEN แบบยำของเก่ามาหลอกขายทุกท่านอย่างทุกวันนี้ให้เสียเงินเสีย
ทองซื้อของเก่าล้าสมัยมาใช้งาน นี่ล่ะครับ ยอดผู้ใช้ฝั่ง Intel ถึงสูงกว่า

แหมท่าน SSK ก็ช่างทอดไก่ KFC แจกผมและเพื่อนๆ แต่เช้าอีกแล้วนะครับเนี่ย

[Keith9431]

ปกติเค้าใช้ AVX512 กับงานอะไรบ้างอ่ะครับ
ผมเห็นแต่ encode x265 video

[Comlow]

ปกติเค้าใช้ AVX512 กับงานอะไรบ้างอ่ะครับ
ผมเห็นแต่ encode x265 video

มากมายครับ ทั้งด้าน Finance และการสื่อสาร แต่ในบ้านเราอาจจะยังไม่แพร่หลาย แต่ในยุค 5G เราคงได้เห็นการทำงานของ AVX512 ได้มากขึ้นเรื่อยๆ ครับ
ท่าน Keith ลองไปศึกษาดูได้จากลิงค์นี้ครับ ประโยชน์เยอะครับในยุค 5G และ AI
https://software.intel.com/en-us/vid...ble-processors

[โหงพราย]

เดียว AMD ก็เอาชุดคำสั่ง AVX512 ไปใส่ CPU ของตัวเองอยู่ดี สาวกก็หน้าชื่นตาบาน ตอนนี้ก็ด่าๆๆ ไม่มีอะไรดี กา ก ไร้ประโยชน์ พอ AMD มีชุดคำสั่งนี้ ก็จะยกยอปอปั้น เมพ ดี ประเสริฐ ยิ่งใหญ่ อลังการ ชนะ intel เบ็ดเสร็จแล้ว

เหมือนกับที่ด่า HT ของ intel สาดเสียเทเสีย จนน้ำลายลอยไปบนท้องฟ้าแล้วกลับมารดหน้าตัวเอง เมือ AMD ก็เอามาใช้กับ CPU ของตัวเอง

[Comlow]

ชาว AMD เขาอยากได้ครับท่านโหงพราย แต่น่าเสียดายที่ต้องรออาม่าลิซ่าจ่ายเงินค่าสิทธิบัตรให้เล็กเสี่ยวหงส์ก่อนนะครับ แฟนๆ AMD อดใจรอสักหน่อย
ตอนนี้ VIA จ่ายมาแล้ว 1 ค่าย อีกไม่นานขออาม่าเก็บสตางค์จากแฟนๆ AMD ทั่วโลกมาจ่ายให้ Intel แป๊บนึงพี่น้อง

สำหรับท่านที่ประสงค์จะใช้งานคำสั่ง AVX512 และไม่อยากจะรอคอย AMD ก็ไม่ต้องกังวลครับ ตอนนี้มีตัวเลือกที่สถาปัตยกรรมเหนือกว่า Skylake X ที่
ผมใช้งานอยู่ออกจำหน่ายแล้วคือ Icelake U/Y ในราคาสบายกระเป๋า ลองสอบถามและทดสอบการใช้งานได้ตามร้านคอมพิวเตอร์ชั้นนำทั่วไปในไทยเรามี
แล้วครับ ล่าสุดเห็นหลายค่ายนะครับ Acer Swift 3/5 HP Lenovo Dell มีเกือบจะครบทุกแบรนด์นะครับ สนนราคาก็ประมาณ 20000-35000 บาทเท่า
นั้น ไม่จำเป็นต้องลงทุนกับ LGA 2066 / 3647 ที่ราคาแพงก็ได้ครับ แถมยังได้ใช้งาน Sunny Cove Microarchitect ที่ล้ำสมัยกว่า Skylake X ผมไป
อีกด้วยครับ

[ssk]

-

[Comlow]

เอาล่ะอันนี้เข้าเรื่องได้ ก็ไปต่อ
ถูกครับ เพราะผมอ่าน 32Kbyte เป็น 32K
Instruction Windows จึงถูกครับ

ทีนี้จากเรื่อง FETCH ที่ผมผิดเรื่อง Word Wide นะครับ

มาต่อกัน

เริ่มต้นก็ผิดแล้วนะครับท่าน SSK คนละอย่างครับ 32KByte คือขนาดของ Cache นะครับ

Instruction Windows Size มีแต่ 32B และ 64B เท่านั้น ส่วน 32B/cycle หรือ 64B/cycle นั้นย่อมาจาก 32Byte/cycle และ 64Byte/cycle
ตามลำดับ (1 Byte = 8-bit) ดังนั้น 32B/cycle คือการส่งผ่านข้อมูล 256-bit ต่อรอบสัญญานนาฬิกา ส่วน 64B/cycle คือ การส่งผ่านข้อมูล 512-bit
ต่อรอบสัญญานนาฬิกานะครับ คนละอย่างกันเลยครับ ท่านต้องไปศึกษาสถาปัตยกรรม CPU ใหม่ก่อนนะครับ

ในส่วนของการประมวลผลคำสั่ง AVX512 นั้น WIKICHIP เขาได้ลงรายละเอียดให้ท่านและผู้สนใจได้ศึกษากันไว้นานแล้วนะครับ
ผมเกรงจะไม่สามารถสอนท่านให้เข้าใจทีละ Step ได้ คงต้องรบกวนท่านและแฟนๆ AMD ที่สนใจไปศึกษากันต่อตามลิงค์ข้างล่างนี้นะครับ
จะได้ไม่มี BIAS เป็นการส่วนตัวกับผม และไม่เสียพื้นที่เว็บบอร์ดแห่งนี้นะครับ อิๆๆ

https://en.wikichip.org/wiki/intel/m...ylake_(server)

ผมคิดว่าถ้าท่านได้ศึกษาอย่างละเอียดจากลิงค์ดังกล่าว แล้วนำไปเทียบกับ ZEN หรือ ZEN2 ของซีก AMD ดี ก็จะพบเองว่า Skylake X
ล้ำหน้าทางด้านสถาปัตยกรรมกว่า ZEN หรือ ZEN 2 ขนาดไหน ทั้งที่ CPU รุ่นนี้พัฒนาแล้วเสร็จตั้งแต่ปี 2014

[ssk]

-

[Comlow]

อย่าเพิ่งพิมพ์เยอะครับ ศึกษาเยอะๆ ก่อนดีกว่าครับ ผมคิดว่าถ้าคุณได้ศึกษาจาก Wikichip แน่นดีแล้วค่อยมาแลกเปลี่ยนกับผมก็ไม่สายนะครับ

ประเด็นเรื่อง AVX512 VS More Core นั้นผมว่า มันเป็นเรื่องนานาจิตตังมากกว่า เหมือนคุณมี CPU Core ที่สถาปัตยกรรมเหนือกว่าแบบ Sunny Cove
ใน Icelake U/Y แต่ว่ามีเพียง 4 Core 8 Thread ในขณะที่อีกท่านหนึ่งอาจจะมี Ryzen TR 3990X ที่สถาปัตยกรรมด้อยกว่า แต่มีจำนวนถึง 64 Core
128 Thread

ตรงนี้ ถ้าคุณเป็นผู้ชื่นชอบสถาปัตยกรรมใหม่เอี่ยม อยากลองของใหม่ก่อนใคร แน่นอน Icelake U/Y น่าจะเป็นทางเลือกที่เหมาะสมสำหรับคุณ และอีกท่าน
ที่ซื้อ CPU 64 Core แม้จะได้ CPU สถาปัตยกรรมที่เก่ากว่า ล้าสมัยกว่า แต่มีจำนวน Core ที่สูงพอที่จะชดเชยตรงนี้ได้ จะไปบังคับให้เขามาซื้อ Icelake U/Y
แบบคุณ เขาก็คงไม่ทำแน่นอน มันเป็นเรื่องนานาจิตตังครับ และที่สำคัญ เงินใครเงินมัน เราจะไปบังคับให้เขามาซื้อสินค้าตามเราไม่ได้ จะถกกันไปก็ไม่น่าจะ
ได้ข้อสรุปเสียเวลาเปล่าๆ นะครับ

อย่างไรก็ตาม การที่คุณศึกษาเยอะๆ แล้วมาแลกเปลี่ยนกับผม น่าจะทำให้เกิด Learning Curve สำหรับคุณไม่มากก็น้อย และท่านอื่นๆ ที่มาอ่านตรงนี้ก็น่าจะได้
รับประโยชน์จากข้อเท็จจริงของสถาปัตยกรรมไปประดับความรู้ของทุกท่านด้วย เป็นประโยชน์กับทุกฝ่าย

และผมขอแนะนำให้คุณสงบและใจเย็นๆ ครับ อย่าใช้คำหยาบคาย หรือ ท้าทายแบบเด็กๆ ครับ สิ่งที่คุณโพสๆ มา พิมพ์ผิดบ้าง เข้าใจอะไรต่ออะไรผิดบ้าง ผมก็พอ
มองออกว่าแลกเปลี่ยนกับเยาวชน อายุและวุฒิภาวะยังน้อย และขอแนะนำว่า การใช้คำหยาบคายหรือท้าทายแบบเด็กๆ ไม่ได้ทำให้คุณดูดีหรือฉลาดขึ้นนะครับ ตรง
กันข้าม มันแสดงให้เห็นถึงพื้นฐานอารมณ์ของคุณที่ได้รับการอบรมมาจากทางสถาบันการศึกษาและครอบครัวตรงๆ ผู้ที่ได้อ่านข้อความของคุณอาจจะนึกตำหนิคุณ
ได้ง่ายๆ นะครับ

ศึกษาก่อนเถอะครับ ผมคิดว่าพื้นฐานความรู้ที่ค่อนข้างต่างกันมาก บางเรื่องผมพูดทับศัพท์ไปคุณอาจจะตีความหมายผิดไปจาก Fact และเข้าใจผิดๆ แบบทั้งหมดที่
คุณได้โพสๆ มามากขึ้น มันจะทำให้คุณดูตลกในสายตาของหลายๆ ท่าน เดี๋ยวจะมาพาลว่า ผมเป็นสาเหตุเข้าให้อีกแบบเมื่อวาน

[ssk]

-

[Comlow]

เรื่อง CPU Z AVX512 Benchmark นั้นเป็นความเข้าใจผิดของคุณเองไม่ใช่หรือครับ
และคุณยังมาพลาดเองกับเรื่อง 486 VM AVX ที่คุณพิมพ์ก่อนผมสะอีก ตามด้วยการหลอกตัวเองว่า
สามารถใช้ IDE หลอก SiSoft Sandra ได้ในท้ายที่สุด คุณพลาดเองแล้วมาด่าว่าผู้อื่นด้วยคำหยาบคาย
ไม่มีใครทำให้คุณพลาดนะครับ คุณทำตัวเองครับ

การที่คุณทำผิดพลาดเองแล้วโทษผู้อื่นไปทั่วอย่างนี้ ไม่ไหวนะครับ

ส่วนคำถามของคุณ 2 ข้อ ในเว็บ Wikichip ก็อธิบายกระบวนการทำงานของ AVX512 อย่างละเอียดพอสมควร
และถ้าคุณไม่อคติมุ่งจะเอาชนะผมเกินไป ก็พอจะเข้าใจไม่มาถามคำถามแบบเด็กๆ ให้ผมมาตอบ มันคล้ายๆ กรณี
AVX512 Benchmark บน VM Emulate เมื่อวานนะครับ เดี๋ยวผมตอบถูกแล้วคุณแย้งไม่ไหว ก็จะมีสิงสาราสัตว์
เพ่นพ่านเต็มกระทู้ไปอีกรอบ ลองศึกษาดีๆ ละกันครับ

เอาเป็นผมถามคุณบ้างแก้เหงาว่าคุณได้ศึกษาอะไรได้จาก Wikichip บ้างที่ผมส่งลิงค์ให้ตั้งแต่เช้านะครับ
คำถามผมไม่ได้ยาก ถ้าคุณอ่านอย่างละเอียดดีพอ

1. ผมถามคุณว่า Skylake Client และ Skylake Server ต่างกันอย่างไรบ้าง ?

2. Mesh Interconnect ต่างจาก Ringbus อย่างไร ?

3. Hardware ที่ใช้ประมวลผลคำสั่ง AVX512 ที่เพิ่มเข้ามาจาก Skylake Client มีอะไรบ้าง ?

ลองดูครับกับคำถามง่ายๆ ของผม ที่มีโพยเฉลยให้อยู่แล้ว คุณจะตอบได้ไหม ? ง่ายๆ ครับ