Tweet
During Fortune's Brainstorm Tech conference in Aspen, Colorado, Intel's CEO Bob Swan took stage and talked about the company, about where Intel is now and where they are headed in the future and how the company plans to evolve. Particular focus was put on how Intel became "data centric" from "PC centric," and the struggles it encountered.
However, when asked about the demise of Moore's Law, Swan detailed the aggressiveness that they approached the challenge with. Instead of the regular two times improvement in transistor density every two years, Swan said that Intel has always targeted better and greater densities so that it would stay the leader in the business.
With 10 nm, Intel targets improved density by as much as 2.7x compared to the last generation of 14 nm transistors. He addressed the five year delay in delivering the 10 nm node being caused by "too aggressive innovation," adding that "... at a time it gets harder and harder, we set more aggressive goal..." and that's the main reason for the late delivery. Additionally he said that this time, Intel will stay at exactly 2x density improvements over two years with the company's 7 nm node, which is supposed to launch in two years and is already in development.
When talking about the future of Intel, Swan has noted that Intel's current market share is 30% of the "silicon market", saying that Intel is trying to diversify its current offerings from mainly CPUs and FPGAs to everything that requires big compute performance, in order to capture rest of the market. He noted that Artificial Intelligence is currently driving big demand for such performance, with autonomous vehicles expected to be a big source of revenue for Intel in the future. Through acquisitions like Mobileye, Intel plans to serve that market and increase the company's value.
ความเห็น (กรุณาเปลี่ยนกางเกงก่อนอ่าน)
Intel's CEO Bob Swan บอกว่าทางอินเทลตั้งเป้าสูงเกินไป คือ 14nm ของอินเทลความหนาแน่นของทรานซิสเตอร์มันราวๆ 40-43.5 ล้านตัวต่อ 1 ตารางมิลลิเมตร
แต่ 10nm ตั้งเป้าเพิ่มความหนาแน่นที่ 2.7 เท่า คือราวๆ 106 ล้านตัวต่อตารางมิลลิเมตร
ถ้าอินเทลไม่หวังสูงเกินไป ยึดติดกับกฏของมัวส์ที่ว่าเพิ่มความหนาแน่น2เท่าทุกๆ2ปี ตอนนี้คงทำเสร็จไปนานละ
ถ้าดูจากความหนาแน่นของ 7nm DUV TSMC ที่ไร้เส้น 3000 ใช้อยู่ตอนนี้คือ 66.7 ล้านตัวต่อตารางมิลลิเมตร
Zen 2 will be manufactured using TSMC’s 7nm HPC process that has a density of 66.7 MTr/mm²
หากอินเทลตั้งเป้าไว้สัก 70-80 ล้านตัวต่อตารางมิลลิเมตรน่าจะทำเสร็จไปนานแล้ว แข่งกับ 7nm DUV ได้สบายๆอีกต่างหาก
อินเทลหวังสูงต้องการให้ 10nm ของตัวเองไปแข่งกับ 7nm ที่ optimize แล้วของคู่แข่ง เช่น 7nm+ EUV ของ TSMC ที่จะใช้ใน Zen 3 (ไร้เส้น 4000) เห็นบอกว่าจะเพิ่มความหนาแน่น 20% จาก 66.7 ก็น่าจะเป็นราวๆ 80 ล้านตัวต่อตารางมิลลิเมตร
ตอนนี้ก็ยังมีเวลาอีก1ปี +- เพื่อทำ 10nm ให้ผลิตมาขายจริง (ไม่ใช่ทำไว้โชว์แบบ Cannonlake i3-8121U) ก่อนที่คู่แข่งที่แท้จริงของ 10nm คือไร้เส้น 4000 ที่จะมาพร้อม 7nm+ EUV จะวางขาย
Comment