หลุดผลเทส Geekbench i7-1065G7 (Ice Lake)

[taibkk]

ข้อมูลแน่นจริงครับ อ่านแล้วเพลิน

รบกวนท่าน comlow ได้ไหมครับ
อยากให้วิเคราะห์ cpu intel gen 10 ฝั่ง desktop ได้ไหมครับ
ว่าจะมีอะไรน่าจับตามองบ้าง
โอกาสที่อินเทลจะเพิ่มจำนวนคอร์/เธรดแข่งมีสูงแค่ไหนครับ
และน่าจะเป็นไปในแนวทางไหนบ้างครับ

[ไซย่า]

นอกจากเป็นผู้กำหนดทิศทางอุตสาหกรรมแล้ว อินเทลยังได้สร้างนวตกรรมใหม่ๆ ขึ้นมาบนวงการ PC เสมอ และสถาปัตยกรรมของ Intel ปัจจุบันไปไกลมากถึงระดับ databus 512-bit แล้ว
ในขณะที่ AMD และ CPU Intel ในระดับกลางถึงล่างยังคงใช้สถาปัตยกรรม databus 256-bit กันอยู่ CPU ในกลุ่ม HEDT ของ Intel แม้จำนวน Core จะไม่เทียบเท่าฝั่ง AMD ซึ่งพัฒนา
ไปใช้ระบบชิบย่อยที่ DR.LIZA SU CEO นำมาจาก IBM Power 9 อันเป็นต้นสังกัดเดิมของเธอก่อนจะมารับตำแหน่งแม่ทัพหลักของ AMD ในปัจจุบัน แต่ถ้าเจาะลึกลงไปถึงระดับสถาปัตยกรรม
ภายในชิพ Intel Skylake X กับ AMD Threadripper จะเป็นตัวอย่างที่น่าสนใจในการตัดสินใจเลือกซื้อ CPU มาใช้ครับ

Intel Skylake X Microarchitect

สถาปัตยกรรม Intel HEDT Skylake X ที่พัฒนารับรับส่งข้อมูลภายในเป็น 512-bit databus หมดทั้ง L1 L2 และ L3 (64Byte/cycle)

AMD ZEN+ Microarchitect

สถาปัตยกรรม AMD HEDT Threadripper ที่ยังคงใช้การรับส่งข้อมูลภายในเพียง 256-bit databus ทั้งหมด (32Byte/cycle)

จากภาพข้างบนเราจะเห็นได้ชัดว่าสถาปัตยกรรม Intel ค่อนข้างล้ำหน้ากว่ามาก ส่วน AMD ยังคงเท่ากับ Intel Haswell ในเรื่องการรับส่งข้อมูลภายใน แต่เวลาเราเลือกซื้อสินค้า หลายๆ ท่านอาจจะ
ไม่ทราบข้อมูลในส่วนนี้ก็เลยเลือก AMD Ryzen โดยคิดว่าเป็นสินค้าใหม่ ทว่าสถาปัตยกรรมภายในและองค์ประกอบต่างๆ ต่อ Core ยังล้าหลังกลับไปยุค Haswell ที่อินเทลก้าวสู่ยุค 256-bit data
bus สมบูรณ์ในปี 2013 ( แต่นี่เราอยู่ปี 2019 ) ถ้าจะถามว่า AMD ทำไมขายถูกกว่า ให้หัวเยอะกว่า ก็ไส้ในเขาของเก่าไงล่ะครับ แต่งหน้าทาปากกล่องเสียหน่อยก็ขายได้แล้วสำหรับ
ผู้ที่ไม่ได้ศึกษาสถาปัตยกรรมของสินค้ามาก่อน

อย่างไรก็ตาม ทั้งหมดก็ไม่มีใครผิดนะครับ อย่างน้อยแม้ไส้ใน AMD จะของเก่า ราคาต่อ Core ถูกแต่เขาให้เยอะกว่าถึง 32 คอร์ 64 เทรด ในขณะที่ Intel ของใหม่ เขาก็ให้เราแค่ 18 คอร์ 36 เทรด
ในราคาที่พอๆ กัน ถ้าใช้งานทั่วๆ ไป AMD จะดูเหมือนคุ้มกว่าเพราะเราได้ CPU Core เยอะกว่า แต่ถ้าใช้งานเฉพาะทางที่มีการประมวลผลเวกเตอร์หนักๆ Intel ที่ CPU Core น้อยกว่าก็อาจจะแซงไป
ดื้อๆ

ขึ้นอยู่กับการตัดสินใจเลือกซื้อครับ ถ้าใช้งานทั่วไปๆ เล่นเกมส์ ดูหนัง ฟังเพลง ทั้งสองค่ายทำได้เยี่ยมพอกัน แต่ถ้าเป็นงานเฉพาะทางก็ควรจะเลือก CPU ที่เหมาะสมกับงานและกำลังทรัพย์ของทุกท่าน
จะดีที่สุดครับ

แน่นและกระจ่างมากครับบบบ

[TWK.]

เมพจังครับ

[best0032001]

intel เป็นผู้นำจริง อย่างในช่วงก่อน จะทำ Android App ต้องใช้ CPU intel เท่านั้น เพราะ Emu ไม่รองรับ AMD จริงๆจะใช้ AMD ก้ได้แต่มันช้า มันเพราะไม่มี HAXM

[Comlow]

Sunny Cove คือ Super Set ของ Skylake X Microarchitect

เท่าที่ผมมีข้อมูลในมือ ณ ขณะนี้เรายังคงได้รับเฉพาะข้อมูลในส่วนของ Icelake S / H / U / Y ซึ่งเป็น CPU ระดับ Mainstream เท่านั้นนะครับ ยังไม่มีในส่วนของ Icelake SP หรือ Icelake X/W/D
ดังนั้นขออนุญาตนำเสนอข้อมูลเฉพาะ Icelake S ภายใต้ Sunny Cove Microarchitect กันก่อนครับ

Intel Icelake Microarchitect ( SunnyCove )

สถาปัตยกรรม Icelake Microarchitect เป็น Super Set ของ Skylake X อีกระดับ

เพื่อให้เห็นภาพชัดเจนขอให้ทุกท่านดูภาพวงจรสถาปัตยกรรม Skylake X และ ZEN+ เพื่อเปรียบเทียบนะครับ

1. อย่างแรกที่เปลี่ยนจาก Skylake X อย่างเห็นได้ชุดเจนคือ ในส่วนของ L1 data cache เดิมของ Skylake X จะแบ่งเป็น 2 x 512-bit Load / 1 x 512-bit Store
มาใน Icelake S ในส่วนของ L1 data cache จะเพิ่มเป็น 2 x 512-bit Load / 2 x 512-bit Store เฉพาะการแก้ไขส่วนนี้จะทำให้แบนด์วิธของ L1 cache เพิ่มขึ้นอย่างมหาศาล

ถ้าเราประมาณกันคร่าวๆ จาก AIDA 64 ในภาพข้างล่างที่มาจากสถาปัตยกรรม Skylake X ก็จะเห็นว่าแบนด์วิธของ L1 cache ในส่วน Read Write และ Copy ให้ค่าตามที่เห็นนะครับ

L1 data cache ของ Intel Skylake X Bandwidth

แบนด์วิธ L1 data cache ของ Intel Skylake X จาก 2 x 512-bit Load / 1 x 512-bit Store

การเปลี่ยนแปลงในสถาปัตยกรรม Icelake S ก็จะส่งผลให้ค่าแบนด์วิธในส่วนของการ Write เท่ากับ Read และ Copy ทำให้ Icelake S สามารถทำงานส่งผ่านข้อมูลมหาศาลได้ในระดับ 9+ TB/s ทั้งการรับส่งข้อมูลเลยทีเดียว และด้วยปริมาณแบนด์วิธมหาศาลระดับ 9+ TB/s การไหลเวียนของข้อมูลเพื่อรอประมวลผลทำได้อย่างรวดเร็วกว่า CPU Skylake X ซึ่งเป็นสถาปัตยกรรมระดับ Server
ถึง 50%

2. การเพิ่ม L1 L2 และ L3 cache databus เป็น 512-bit ใน Icelake S จะทำให้การส่งผ่านข้อมูลภาพใน CPU ทำได้รวดเร็วกว่าสถาปัตยกรรม Coffeelake S ในปัจจุบันที่มีการรับส่งข้อมูลในระดับ 256-bit อีกเท่าตัวครับ

3. ส่วนของ 10-port Execution Engine ที่เรากล่าวมากันแล้ว ลองดูที่ภาพ Diagram ข้างบนก็จะเห็นได้ว่า ใน 1 รอบสัญญานนาฬิกา Icelake S สามารถประมวลผลข้อมูลพร้อมกันได้ 10 ชุด แต่ SkylakeX รวมถึง Skylake S/ Kabylake S/ Coffeelake S จะสามารถทำได้พร้อมกันสูงสุด 8 ชุด ในส่วนนี้ Icelake S ก็จะมีความสามารถเหนือกว่าถึง 1.25 X ต่อรอบสัญญานนาฬิกา

4. ใน Skylake X พอร์ต 0 และ 1 จะมีความกว้าง 256-bit databus เท่ากับ Skylake S / Kaby Lake S / Coffeelake S ทุกประการ แต่ด้วยการสนับสนุนชุดคำสั่ง AVX512F/BW/CD/DQ/VL ทำให้พอร์ตที่ 0 และ 1 สามารถ FUSED เข้าด้วยกันเพื่อประมวลผลคำสั่ง AVX512 ทั้งหมดได้ และ Intel ได้ขยายพอร์ต 4 และ 5 สำหรับ
Skylake X จาก 256-bit เป็น 512-bit databus ตามไปด้วย ในส่วนของพอร์ต 4 ของ Skylake X จะทำหน้าที่รับผลลัพธ์จากการประมวลผลของพอร์ต 0+1 กรณีที่
ประมวลผลคำสั่ง AVX512 ส่วนพอร์ตที่ 5 จะทำหน้าที่รับผลลัพธ์จาก Dedicaded AVX512 FMA อีกชุด

กรณีของ Icelake S พอร์ต 0 - 9 ถูกขยายเป็น 512-bit databus ทั้งหมด และถ้าเราสังเกตุดีๆ จะเห็นแต่ 64Byte/cycle เต็มไปหมดสำหรับช่องทางการส่งผ่านข้อมูลระหว่างแต่ละส่วนในสถาปัตยกรรม SunnyCove นี้ จึงคาดเดาได้ไม่ยากว่า ความสามารถของ Icelake S น่าจะสูงกว่า Skylake X Core ไปอีกระดับ และเนื่องจากทุกพอร์ตของ Icelake S เป็น 512-bit databus
กันหมด จึงน่าจะไม่ต้องเสียเวลา FUSED Port แบบ Skylake X ในปัจจุบัน ซึ่งมีค่า AVX Offset มาทำให้ต้องลดความเร็วสัญญานนาฬิกาลงไปจากปกติเพื่อทำการประมวลผลข้อมูลชนิด AVX2
และ AVX512 ดังภาพข้างล่าง

ความเร็วในการประมวลผลคำสั่ง AVX2 และ AVX512 จะลดลงความเร็วการประมวลผลข้อมูลชนิด Scalar ทั่วไป จากสถาปัตยกรรม

จากแผนผังสถาปัตยกรรมเบื้องต้นของ Icelake S คาดว่า Intel น่าจะแก้ไขปัญหาการทำงานตรงจุดนี้ใน Icelake S ให้ความแตกต่างของการประมวลผลข้อมูลทั้งชนิด Scalar ปกติ และ Vector ในลักษณะ AVX2 / AVX512 ให้สามารถทำงานที่ระดับสัญญานนาฬิกาเดียวกันได้ครับ

เบื้องต้นเรามีข้อมูลจาก Intel เพียงเท่านี้สำหรับสถาปัตยกรรม Icelake S หรือ SunnyCove Microarchitect อาจจะต้องรอจนกว่างาน Hotchip ในเดือนสิงหาคม 2562 ที่จะถึงนี้ เราถึงจะได้รับข้อมูลรายละเอียดที่มากกว่านี้จาก Intel และ ข้อมูลของรุ่นใหญ่อย่าง Icelake SP ก็คงจะนำมาเล่าให้พี่น้องฟังกันได้คร่าวๆ ในลำดับต่อไปครับ

[taibkk]

แปบ ๆ ก็สิงหาละ
ฝึกต่อชุดน้ำรอแปบ
ลุ้นรูยึดซิ้งไม่เปลี่ยนก็พอ

ท่าน comlow พอจะได้เห็นบทความเรื่องที่ HT ถูกใช้เป็นช่องทางเจาะข้อมูลไหมครับ
จะถือว่าเป็นการลดความน่าเชื่อถือของ HT ของอินเทลไหมครับ
แล้วการแก้ปัญหาโดยระดับฮาร์ดแวร์จะสามารถป้องกันได้ระยะยาวไหมครับ

[Botvinnik]

ข้อมูลแน่นเยี่ยมเลยครับท่านประธาน

[Comlow]

Intel แก้ไขปัญหาทั้งหมดแล้วใน Icelake U เป็นต้นไปครับ



ตอนนี้ปัญหาที่ทุกท่านกังวลใจได้รับการแก้ไขแล้วครับผม ตั้งแต่ CPU Icelake U เป็นต้นไป ส่วนตัวคิดว่า Icelake S และ Icelake SP
ที่จะออกมาในปีหน้าน่าจะได้รับการแก้ไขแล้วเช่นกันนะครับ

[taibkk]

[TWK.]

เด็ดจัดปลัดบอก