>>>>>> AMD Ryzen 7000-9000 series Club <<<<<<

[jonenike]

ถ้า ใส่ m2 pci E 4.0 นี่จะมีปัญหาเหมือนกันไม้ท่าน

เจนไม่น่าเกี่ยวครับท่าน เลนมันเป็นเลนฟิสิก เป็นลายปริ้นเชื่อมต่อไปยัง CPU พอต้นทางมาจาก 16 เลนที่ใช้กับการ์ดจอ
ยังไงมันก็ต้องแชร์กัน

[micronz]

m2b_cpu อันนี้เป็นการเรียกชื่อของบอร์ด gigabyte ครับ ที่ผมบอกว่าเค้าสื่อสารได้ดี ดูก็รู้เลยว่าสลอตนี้เลนมาจากไหน
ส่วน 28 เลน มาจากสเปกของ cpu ryzen ตัวปกติที่ไม่ใช้รหัส G ครับ

จากรูปก็จะเห็นว่า เสียไปกับจุด A ลิงค์ชิพเซต 4 เลน , B สำหรับ USB4.0 4 เลน , และ C สำหรับ M.2 ตัวแรก 4 เลน สุดท้ายก็เหลือ 16 เลนในส่วน D
สลอต M.2_2 และ M.2_3 อยู่ในส่วน D ที่มี 16 เลน จึงชัดเจนว่า เมื่อใช้สลอตเหล่านี้ การ์ดจอก็ต้องไปวิ่ง x8

ถ้า ใส่ m2 pci E 4.0 นี่จะมีปัญหาเหมือนกันไม้ท่าน

[jonenike]

ขอบคุณครับที่กรุณาชี้แนะ
ได้ไปดู chipset diagram ในคู่มือ apex แล้ว ขอบอกตรงๆว่า ไม่รู้เรื่อง...แหะๆ...กรรม
จึงมีคำถามดังนี้
1.ไม่เห็นมีคำว่า m2b_cpu m2c_cpu ใน diagram
2.ไม่ทราบว่า นับเลน 28 อย่างไร และเหลือ 20 เลน อย่างไร
3. สล็อต m.2_1/m.2_2 ที่มาแย่งเลนจาก cpu นั้น แย่งกี่เลน และนับเลนกันอย่างไรครับ

m2b_cpu อันนี้เป็นการเรียกชื่อของบอร์ด gigabyte ครับ ที่ผมบอกว่าเค้าสื่อสารได้ดี ดูก็รู้เลยว่าสลอตนี้เลนมาจากไหน
ส่วน 28 เลน มาจากสเปกของ cpu ryzen ตัวปกติที่ไม่ใช้รหัส G ครับ

จากรูปก็จะเห็นว่า เสียไปกับจุด A ลิงค์ชิพเซต 4 เลน , B สำหรับ USB4.0 4 เลน , และ C สำหรับ M.2 ตัวแรก 4 เลน สุดท้ายก็เหลือ 16 เลนในส่วน D
สลอต M.2_2 และ M.2_3 อยู่ในส่วน D ที่มี 16 เลน จึงชัดเจนว่า เมื่อใช้สลอตเหล่านี้ การ์ดจอก็ต้องไปวิ่ง x8

[dragon_horse]

ขอบคุณครับที่กรุณาชี้แนะ
ได้ไปดู chipset diagram ในคู่มือ apex แล้ว ขอบอกตรงๆว่า ไม่รู้เรื่อง...แหะๆ...กรรม
จึงมีคำถามดังนี้
1.ไม่เห็นมีคำว่า m2b_cpu m2c_cpu ใน diagram
2.ไม่ทราบว่า นับเลน 28 อย่างไร และเหลือ 20 เลน อย่างไร
3. สล็อต m.2_1/m.2_2 ที่มาแย่งเลนจาก cpu นั้น แย่งกี่เลน และนับเลนกันอย่างไรครับ

ต้องย้อนไปที่ chipset diagram เลย ครับ m2b_cpu มีคำว่า cpu ต่อท้ายก็แปลว่าสลอตนี้มันเชื่อมต่อตรงเข้าเลน pcie จาก CPU
ในขณะที่สลอต M.2 ตัวอื่นที่ไม่มีคำว่า cpu ก็ไปวิ่งผ่านชิพเซต

อันนี้คือตัวอย่าง config diagram ของบอร์ด proart x870E จะเห็นว่าเลน pcie จาก CPU มันเหลือใช้ได้แค่ 20 เลน จากทั้งหมด 28
เพราะเอาไป link กับชิพเซตแล้ว 4 , เอาไปใช้กับ usb 4.0 อีก 4
ดังนั้น ก็เหลือ 16 ไว้ใช้กับการ์ดจอ และ 4 เลนสำหรับ M.2 ตัวแรก แล้วถ้าจะใช้ M.2 ตัวที่ 2 ที่เลนต้องมาจาก CPU ล่ะ ทำไง
แบบว่าอยากได้ gen 5.0 อะ ก็ไปแชร์มาจาก 16 สิ

[micronz]

มือถือเด็กสมัยนี้เปลี่ยนกันไวมาก แทบจะปีชนปีเลย เห็นแล้วตกใจจริงๆ ทั้งๆที feature มันต่างกันไม่มากแบบก้าวกระโดดเลย แต่เงินนะสิกระโดดแทน

cortex A76 neverdie ครับ ตลาดมือถือ งบ 15000 บาทลงมายังใช้ 32/64 อยุ่เลยครับ
แต่ ใช้งาน 2-3-4 ปีแลวแต่ยี่ห้อ ลอยแพ ไม่อัพเดท หลอกเอาตังค์อีกละ แล้วเรา
ก็ต้องซื้อ ตลาดพีซี มันจะยิ่งใหญ่ได้ยังไงละครับ มือถือ แทบเล้ต หลอกฟันเอาตังค์
เกลี้ยง

[คิม]

ใช่คอม เอาแบบพอเพียง เพียงพอตามเทค ทุกย่างก้าว นี่ไม่ไหวครับ


ไหนจะมือถือ ดุด ทรัพย์ ขยะอิเลคโทรนิคส์ อีกยุคนี้ เรา สมาร็ทโฟน คนละ 2-3 เครื่อง จน เลย

มือถือเด็กสมัยนี้เปลี่ยนกันไวมาก แทบจะปีชนปีเลย เห็นแล้วตกใจจริงๆ ทั้งๆที feature มันต่างกันไม่มากแบบก้าวกระโดดเลย แต่เงินนะสิกระโดดแทน

[micronz]

ผมยังใช้ m2 pci-e 3.0 อยู่เลยครับลุง เน้นปริมาณไม่ค่อยเน้นคุณภาพ ยังไม่เคยเห็นเกมส์ไหนมันต้องการอัตราการโหลดเร็วเวอร์เลยครับ(ถ้ามีแนะนำด้วยครับ ว่าจะไปเทสดู) เอาแค่ SSD SATA3 ก็ว่าพอใจแล้วฮะ

ใช่คอม เอาแบบพอเพียง เพียงพอตามเทค ทุกย่างก้าว นี่ไม่ไหวครับ


ไหนจะมือถือ ดุด ทรัพย์ ขยะอิเลคโทรนิคส์ อีกยุคนี้ เรา สมาร็ทโฟน คนละ 2-3 เครื่อง จน เลย

[คิม]

gen4 ไม่เกี่ยวมะลุงคิม แบบนี้ m2 pci e 4.0 พอ

ผมยังใช้ m2 pci-e 3.0 อยู่เลยครับลุง เน้นปริมาณไม่ค่อยเน้นคุณภาพ ยังไม่เคยเห็นเกมส์ไหนมันต้องการอัตราการโหลดเร็วเวอร์เลยครับ(ถ้ามีแนะนำด้วยครับ ว่าจะไปเทสดู) เอาแค่ SSD SATA3 ก็ว่าพอใจแล้วฮะ

[micronz]

ต้องย้อนไปที่ chipset diagram เลย ครับ m2b_cpu มีคำว่า cpu ต่อท้ายก็แปลว่าสลอตนี้มันเชื่อมต่อตรงเข้าเลน pcie จาก CPU
ในขณะที่สลอต M.2 ตัวอื่นที่ไม่มีคำว่า cpu ก็ไปวิ่งผ่านชิพเซต

อันนี้คือตัวอย่าง config diagram ของบอร์ด proart x870E จะเห็นว่าเลน pcie จาก CPU มันเหลือใช้ได้แค่ 20 เลน จากทั้งหมด 28
เพราะเอาไป link กับชิพเซตแล้ว 4 , เอาไปใช้กับ usb 4.0 อีก 4
ดังนั้น ก็เหลือ 16 ไว้ใช้กับการ์ดจอ และ 4 เลนสำหรับ M.2 ตัวแรก แล้วถ้าจะใช้ M.2 ตัวที่ 2 ที่เลนต้องมาจาก CPU ล่ะ ทำไง
แบบว่าอยากได้ gen 5.0 อะ ก็ไปแชร์มาจาก 16 สิ

ผังและ อธิบายห้าดาวเลยครับ อธิบายจากลุงโอ พร้อมผังเห้นภาพ


ปัญหานี้ ก็คือปัญหาเจนนี้ ข่าว zen6 ที่จะปรับปรุง แกนตัวชิพควบคุม io die
ใน zen6 นะครับที่ได้ยินมาคร่าวๆๆ

[micronz]

Nova lake มีสามดีวีแคช
คาดเดาว่า น่าจะแยก ชิป pcore e core คนละชิปกันนะครับ
หากแยกกัน การแปะ ชั้นที่สอง วีแคชที่ _p core จะเยี่ยม
มาก ตลาด กลางล่าง อินเทลเอาไปกินนิ่มๆๆเลยนะครับ
จำนวนคอร์เยอะขนาดนี้

[micronz]

nova lake สรุปใช้ทั้ง TSMC และ โรงงานอินเทล 18A เลย อันนี้ต้องชม สุดยอดมาก
และ รับประกันควาเสี่ยงว่าปริมาณ ไม่ขาดแน่นอน

[micronz]

สรุปคือถ้าอยากใช้ gen 5 ก็ต้องไปแชร์กันเองกับ 16x แบบนี้สายหนัก storage แบบทางนี้คงคิดหนักหน่อย เพราะถนนมันมีจำกัด

gen4 ไม่เกี่ยวมะลุงคิม แบบนี้ m2 pci e 4.0 พอ

[คิม]

ขอบคุณลุง เครซี่ โอ มาอธิบาย ดูจากการใส่
ของท่าน dragon horse แล้ว ก้น่าจะมีปัญหาจริงๆๆ

สรุปคือถ้าอยากใช้ gen 5 ก็ต้องไปแชร์กันเองกับ 16x แบบนี้สายหนัก storage แบบทางนี้คงคิดหนักหน่อย เพราะถนนมันมีจำกัด

[micronz]

ขอบคุณลุง เครซี่ โอ มาอธิบาย ดูจากการใส่
ของท่าน dragon horse แล้ว ก้น่าจะมีปัญหาจริงๆๆ

[คิม]

ชัดเจนเลยครับท่าน jonenike